-
在醫(yī)用電阻抗層析成像（Electrical Impedance Tomography）系統(tǒng)中電壓控制電流源的性能十分重要，大部分報道的電壓控電流源電路在低頻時有較高的輸出阻抗但是在高頻時性能大幅減弱。通過分析生物阻抗測量系統(tǒng)對電壓控制電流源的需求，同時回顧一些已有的電壓控制電流源電路，包括雙運放負反饋電路、跨導運算放大器、AD844，設計了一種基于AD8610的電壓控制電流源。并通過電路實驗驗證了此電壓控制電流源的性能，同時提出了改進方案。該電壓電流源不僅頻率和幅值可控、精度高，而且有較高的輸出阻抗。
標簽：
電阻抗
成像系統(tǒng)
電壓控制
電流源
上傳時間：
2013-11-05
上傳用戶：heart_2007
-
TLC2543是TI公司的12位串行模數轉換器，使用開關電容逐次逼近技術完成A/D轉換過程。由于是串行輸入結構，能夠節(jié)省51系列單片機I/O資源；且價格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應用。
TLC2543的特點
（1）12位分辯率A/D轉換器；
（2）在工作溫度范圍內10μs轉換時間；
（3）11個模擬輸入通道；
（4）3路內置自測試方式；
（5）采樣率為66kbps；
（6）線性誤差±1LSBmax；
（7）有轉換結束輸出EOC；
（8）具有單、雙極性輸出；
（9）可編程的MSB或LSB前導；
（10）可編程輸出數據長度。
TLC2543的引腳排列及說明
TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1
TLC2543電路圖和程序欣賞
#include<reg52.h>
#include<intrins.h>
#define uchar unsigned char
#define uint unsigned int
sbit clock=P1^0; sbit d_in=P1^1;
sbit d_out=P1^2;
sbit _cs=P1^3;
uchar a1,b1,c1,d1;
float sum,sum1;
double sum_final1;
double sum_final;
uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};
uchar wei[]={0xf7,0xfb,0xfd,0xfe};
void delay(unsigned char b) //50us
{
unsigned char a;
for(;b>0;b--)
for(a=22;a>0;a--);
}
void display(uchar a,uchar b,uchar c,uchar d)
{
P0=duan[a]|0x80;
P2=wei[0];
delay(5);
P2=0xff;
P0=duan[b];
P2=wei[1];
delay(5);
P2=0xff;
P0=duan[c];
P2=wei[2];
delay(5);
P2=0xff;
P0=duan[d];
P2=wei[3];
delay(5);
P2=0xff;
}
uint read(uchar port)
{
uchar i,al=0,ah=0;
unsigned long ad;
clock=0;
_cs=0;
port<<=4;
for(i=0;i<4;i++)
{
d_in=port&0x80;
clock=1;
clock=0;
port<<=1;
}
d_in=0;
for(i=0;i<8;i++)
{
clock=1;
clock=0;
}
_cs=1;
delay(5);
_cs=0;
for(i=0;i<4;i++)
{
clock=1;
ah<<=1;
if(d_out)ah|=0x01;
clock=0;
}
for(i=0;i<8;i++)
{
clock=1;
al<<=1;
if(d_out) al|=0x01;
clock=0;
}
_cs=1;
ad=(uint)ah;
ad<<=8;
ad|=al;
return(ad);
}
void main()
{
uchar j;
sum=0;sum1=0;
sum_final=0;
sum_final1=0;
while(1)
{
for(j=0;j<128;j++)
{
sum1+=read(1);
display(a1,b1,c1,d1);
}
sum=sum1/128;
sum1=0;
sum_final1=(sum/4095)*5;
sum_final=sum_final1*1000;
a1=(int)sum_final/1000;
b1=(int)sum_final%1000/100;
c1=(int)sum_final%1000%100/10;
d1=(int)sum_final%10;
display(a1,b1,c1,d1);
}
}
標簽：
2543
TLC
上傳時間：
2013-11-19
上傳用戶：shen1230
-
AVR mega128開發(fā)板
聯系 楊迪 15336417867 0531-55508458 QQ：1347978253 http://www.easyele.cn
產品概述:AVR mega128開發(fā)板是AVRVi開發(fā)的基于Atmega128單片機的綜合學習開發(fā)系統(tǒng)，板載學習資源，集成JTAG仿真器和ISP下載功能，核心板可拆卸獨立使用，是你學習AVR單片機，參加各類電子設計競賽，快速搭建產品的不二選擇。AVR mega128開發(fā)板亦可以作為單片機培訓，高校實驗室，課程設計等的實驗器材。為了更好的支持客戶的學習和開發(fā)，此開發(fā)板板通訊接口升級為USB接口，方便計算機沒有串口的朋友，學習起來更加簡捷。貨號：EasyAVRM128SK-A 規(guī)格： 套 重量：300克 單價498/套。
參數特色：
1.采用核心板和主板分離的形式，在系統(tǒng)的學習之后，可以把核心板直接用于產品中，快速搭建系統(tǒng)。
2.開發(fā)板上集成了AVR JTAG ICE仿真器和AVR ISP編程器，超高性價比。
3.您只需要再擁有一臺計算機，而不需要購買仿真器和編程器就可以學習開發(fā)了。
4.信號調理電路，輸入0～10V，軌至軌信號調理。
5.系統(tǒng)資源適中，性價比高。
6.豐富的學習資源，完善的產品支持。
7.EasyAVR教給你從開發(fā)環(huán)境建立，軟件編譯，到下載，傳真，硬件設計等一系列電子工程師必備的技能，真正學以致用。
AVR mega128開發(fā)板板上資源：
M128 所有引腳引出，可以利用杜邦頭很方便的進行接插擴展，標準2.54針距，可以直接插在萬用板上使用，便于進行實驗
m128 DB Core 自帶5V、3V3 雙路電源穩(wěn)壓
m128 DB Core 外部晶振多種選擇，既可以使用板上已經焊接好的14.7456M的晶振，也可以自己根據自己的需求擴展，晶振的切換通過跳線實現m128 DB Core 帶有JTAG ISP 標準接口
m128 DB Core 自帶一路標準RS232－TTL轉換電路，方便實現串口通信
AVR mega128 開發(fā)板底板：板載JTAG 仿真器
板載STK500 下載內核
2路獨立可調的信號調理電路，可控增益G=0.1-10
2路RS232 串行接口
1路RS485 接口
8 路LED 顯示
4 位動態(tài)7 段數碼管，利用74HC595進行驅動
4 位獨立按鍵
板載IIC 總線PCF8563 實時鐘芯片
板載IIC 總線EEPROM AT24c01
1 路有源蜂鳴器
1 路18B20 溫度傳感器接口，支持單總線器件。(12820可選：10元每個)
1602LCD 接口(送1602液晶)
12232、12864 LCD 接口(LCD12864可選：80元每個)
想找一份好工作嗎？
你想成為一名電子設計工程師嗎？
你對電子設計有濃厚興趣，而沒有工具嗎？
看了很久的程序方面的書籍，卻沒有實踐的機會嗎？
需要開發(fā)產品，想快速入門？
想參加電子設計大賽，機器人大賽嗎？
這個性價比高的專業(yè)工具是你的不二選擇，它不僅僅是一個AVR mega128 開發(fā)板，他還是一個強大的開發(fā)工具，通過它進行學習后，對電子產品的設計有進一步的認知，建立起學習ARM，DSP，FPGA的良好基礎。AVR mega128 開發(fā)板集成了AVR學習板，AVR開發(fā)板，AVR編程器，AVR仿真器，AVR核心板的功能，并且可以分開獨立使用。
銷售清單：
1、調試好的AVR mega128開發(fā)板一塊(板載JTAG ISP 二合一，已經寫入自檢程序)
2、ATmega128核心板一塊
3、USB供電線一條
4、標準串口(RS232)通訊線纜一條
5、資料光盤一張
6、使用說明書（實驗講義）一本
7、保修卡即訂單清單一份
8、贈送LCD1602液晶一塊
標簽：
mega
AVR
128
開發(fā)板
上傳時間：
2013-11-10
上傳用戶：zm7516678
-
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業(yè)界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協(xié)議數據幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議
為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
標簽：
Rocket
2.5
高速串行
收發(fā)器
上傳時間：
2013-11-06
上傳用戶：smallfish
-
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業(yè)界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協(xié)議數據幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議
為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
標簽：
Rocket
2.5
高速串行
收發(fā)器
上傳時間：
2013-10-13
上傳用戶：lml1234lml
-
在Multisim 10軟件環(huán)境下，設計一種由運算放大器構成的精確可控矩形波信號發(fā)生器，結合系統(tǒng)電路原理圖重點闡述了各參數指標的實現與測試方法。通過改變RC電路的電容充、放電路徑和時間常數實現了占空比和頻率的調節(jié)，通過多路開關投入不同數值的電容實現了頻段的調節(jié)，通過電壓取樣和同相放大電路實現了輸出電壓幅值的調節(jié)并提高了電路的帶負載能力，可作為頻率和幅值可調的方波信號發(fā)生器。Multisim 10仿真分析及應用電路測試結果表明，電路性能指標達到了設計要求。
Abstract:
Based on Multisim 10， this paper designed a kind of rectangular-wave signal generator which could be controlled exactly composed of operational amplifier， the key point was how to implement and test the parameter indicators based on the circuit diagram. The duty and the frequency were adjusted by changing the time constant and the way of charging and discharging of the capacitor， the width of frequency was adjusted by using different capacitors provided with multiple switch， the amplitude of output voltage was adjusted by sampling voltage and using in-phase amplifier circuit，the ability of driving loads was raised， the circuit can be used as squarewave signal generator whose frequency and amplitude can be adjusted. The final simulation results of Multisim 10 and the tests of applicable circuit show that the performance indicators of the circuit meets the design requirements.
標簽：
Multisim
矩形波
信號發(fā)生器
仿真
上傳時間：
2014-01-21
上傳用戶：shen007yue
-
如果整數A的全部因子(包括1，不包括A本身)之和等于B；且整數B的全部因子(包括1，不包括B本身)之和等于A，則將整數A和B稱為親密數。求3000以內的全部親密數。
*題目分析與算法設計
按照親密數定義，要判斷數a是否有親密數，只要計算出a的全部因子的累加和為b，再計算b的全部因子的累加和為n，若n等于a則可判定a和b是親密數。計算數a的各因子的算法：
用a依次對i(i=1~a/2)進行模運算，若模運算結果等于0，則i為a的一個因子；否則i就不是a的因子。
*
標簽：
整數
上傳時間：
2015-04-24
上傳用戶：金宜
-
上下文無關文法（Context-Free Grammar, CFG）是一個4元組G=(V, T, S, P)，其中，V和T是不相交的有限集，S∈V，P是一組有限的產生式規(guī)則集，形如A→α，其中A∈V，且α∈(V∪T)*。V的元素稱為非終結符，T的元素稱為終結符，S是一個特殊的非終結符，稱為文法開始符。
設G=(V, T, S, P)是一個CFG，則G產生的語言是所有可由G產生的字符串組成的集合，即L(G)={x∈T* | Sx}。一個語言L是上下文無關語言（Context-Free Language, CFL），當且僅當存在一個CFG G，使得L=L(G)。 *⇒
例如，設文法G：S→AB
A→aA|a
B→bB|b
則L(G)={a^nb^m | n,m>=1}
其中非終結符都是大寫字母，開始符都是S，終結符都是小寫字母。
標簽：
Context-Free
Grammar
CFG
上傳時間：
2013-12-10
上傳用戶：gaojiao1999
-
一篇來自臺灣中華大學的論文--《無線射頻系統(tǒng)標簽晶片設計》，彩色版。其摘要為：本論文討論使用於無線射頻辨識系統(tǒng)(RFID)之標籤晶片系統(tǒng)的電路設計和晶片製作，初步設計標籤晶片的基本功能，設計流程包含數位軟體及功能的模擬、基本邏輯閘及類比電路的設計與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識系統(tǒng)的規(guī)劃、辨識系統(tǒng)的規(guī)格介紹及制定，而第二部份是標籤晶片設計、晶片量測、結論。 電路的初步設計功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯誤偵測編碼、Manchester編碼及使用單一電路做到整流、振盪及調變的功能，最後完成晶片的實作。
標簽：
大學
論文
無線射頻
上傳時間：
2016-08-27
上傳用戶：tb_6877751
-
Delphi 拖放控件 ，類似設計期的RAD模式，運行期可控可視控件的大小和 位置
標簽：
Delphi
拖放
控件
上傳時間：
2016-09-18
上傳用戶：541657925
