成人午夜三级,欧美成人免费电影,国产精品av一区二区

可移植<b>性</b>

基于ARM的嵌入式USB圖像采集系統(tǒng).rar

嵌入式圖像采集系統(tǒng)具有體積小、成本低、穩(wěn)定性高等優(yōu)點，在遠程監(jiān)控、可視電話、計算機視覺、網(wǎng)絡(luò)會議等領(lǐng)域應用廣泛。為克服傳統(tǒng)基于單片機的圖像采集系統(tǒng)的種種不足，本文提出了一種新的解決方案，利用高速的ARM9嵌入式微處理器S3C2410A為硬件核心，搭配USB攝像頭，結(jié)合Linux構(gòu)建了一套嵌入式的圖像采集系統(tǒng)。USB攝像頭有著容易購買、性價比高等優(yōu)點，但長期以來將其直接應用于嵌入式系統(tǒng)卻很困難。隨著ARM微處理器的廣泛應用，嵌入式系統(tǒng)的性能得到了極大的提升。人們逐漸將操作系統(tǒng)引入其中，方便系統(tǒng)的管理和簡化應用程序的開發(fā)。Linux是一個免費開源的優(yōu)秀操作系統(tǒng)，將其移植到嵌入式系統(tǒng)中能夠?qū)ο到y(tǒng)進行高效地管理、極大地方便應用程序的開發(fā)。嵌入式的Linux操作系統(tǒng)繼承了Linux的優(yōu)良特性，還有著節(jié)約資源，實時性強等優(yōu)點。在本方案中以嵌入式Linux操作系統(tǒng)為基礎(chǔ)，借助其對USB、網(wǎng)絡(luò)等的強大支持能力來構(gòu)建高度靈活的圖像采集系統(tǒng)。通過利用Linux操作系統(tǒng)內(nèi)建的video4Linux對攝像頭進行編程，實現(xiàn)了將USB攝像頭采集到的視頻數(shù)據(jù)進行顯示和存為圖片的功能。本文中具體講述了嵌入式的軟硬件平臺的構(gòu)建，USB攝像頭的驅(qū)動開發(fā)，圖像采集應用程序的實現(xiàn)等。本文提出的嵌入式圖像采集方案適用于市面上絕大多數(shù)流行的USB攝像頭，還能把得到的圖像通過以太網(wǎng)傳輸以實現(xiàn)遠程的監(jiān)控。這套方案利用應用程序編程接口video4linux所提供的數(shù)據(jù)結(jié)構(gòu)、應用函數(shù)等，實現(xiàn)了在Linux環(huán)境下采集USB攝像頭圖像數(shù)據(jù)的功能，并運用嵌入式的GUI開發(fā)工具Qt/Embedded來編寫最終的應用程序?qū)崿F(xiàn)了美觀的用戶界面。充分運用Linux操作系統(tǒng)和其工具的強大功能來實現(xiàn)圖像采集，對基于Linux內(nèi)核的后續(xù)圖像應用開發(fā)具有實用意義。本系統(tǒng)完全基于開放的平臺和模塊化的實現(xiàn)方法，具有良好的可移植性，可方便地進行各種擴展。這種方案所實現(xiàn)的圖像采集系統(tǒng)成本低，靈活性高，性能好，是一種優(yōu)良的解決方案。本文詳細介紹了這種基于Linux系統(tǒng)和S3C2410A平臺的嵌入式圖像采集系統(tǒng)。關(guān)鍵詞：嵌入式，ARM，USB，圖像采集，Linux

標簽： ARM USB 嵌入式

上傳時間： 2013-06-05

上傳用戶：bangbangbang
汽車底盤測功機測控系統(tǒng)的研究.rar

隨著科學技術(shù)的發(fā)展，汽車結(jié)構(gòu)不斷完善，人們對汽車的性能更加關(guān)注。汽車本身是一個復雜的系統(tǒng)，在使用過程中，隨著行駛里程的增加和使用時間的延續(xù)，汽車技術(shù)狀況可能不斷惡化，需要定期進行檢測。汽車底盤測功機是一種不解體檢驗汽車性能的檢測設(shè)備，采用現(xiàn)代電測和計算機技術(shù)，模擬汽車在各種路面行駛阻力，使汽車的道路試驗項目移至室內(nèi)進行，減少室外環(huán)境變化對測試的影響，能夠很好的改善試驗人員的試驗環(huán)境和提高測試精度。本文首先介紹了汽車底盤測功機的發(fā)展歷史和研究現(xiàn)狀，闡明了研究汽車底盤測功機測控系統(tǒng)的目的和意義，給出了汽車底盤測功機的結(jié)構(gòu)和工作原理，在詳細分析汽車道路上和底盤測功機上運行受力情況的基礎(chǔ)上，建立了測功機電模擬模型。采用電模擬阻力加載裝置，不僅省去了繁瑣的慣性飛輪裝置，簡化了底盤測功機的結(jié)構(gòu)，而且實現(xiàn)了慣性阻力的無級模擬。在系統(tǒng)硬件上，設(shè)計了轉(zhuǎn)速轉(zhuǎn)矩信號的采集電路和前端信號處理電路，提高了采集數(shù)據(jù)的準確性，保證系統(tǒng)的精度，并給出了勵磁控制電路的設(shè)計與實現(xiàn)。在通訊上，設(shè)計CAN和USB互相轉(zhuǎn)化的接口電路，不僅實現(xiàn)上下位機之間的通訊，而且還突破了傳統(tǒng)底盤測功機上下位機通訊速率慢的瓶頸。在控制策略上，采用積分分離PID算法，實現(xiàn)轉(zhuǎn)速、勵磁電流和轉(zhuǎn)矩、勵磁電流的兩個雙閉環(huán)控制器，滿足了汽車底盤測功機不同運行狀況的需求。在軟件上，采用模塊化編程的思想，從而增強了程序的可移植性和靈活性。最后，構(gòu)建了實驗平臺，對系統(tǒng)進行了實驗研究，實驗結(jié)果表明：系統(tǒng)能滿足汽車性能測試的要求。

標簽： 汽車底盤測功測控系統(tǒng)

上傳時間： 2013-06-12

上傳用戶：問題問題
位置伺服控制系統(tǒng).rar

隨著國內(nèi)交流伺服電機等硬件技術(shù)逐步成熟，高運算能力的控制芯片與電機控制技術(shù)相結(jié)合，具有高效、節(jié)能和可移植性好等特點，這樣使得交流伺服系統(tǒng)成為現(xiàn)代電機伺服驅(qū)動系統(tǒng)的一個發(fā)展趨勢。本文主要是基于MCU研究和設(shè)計了交流永磁電機位置伺服控制系統(tǒng)。針對三相永磁同步電機的物理方程，通過坐標轉(zhuǎn)換，在d-q旋轉(zhuǎn)坐標系下建立轉(zhuǎn)矩方程，采用Id=0的矢量控制策略，建立一套完整的全數(shù)字交流位置伺服控制系統(tǒng)。硬件方面，采用的是瑞薩公司專用電機控制Tiny系列芯片M30262F8作為控制芯片，并由三菱公司的第三代IPM模塊PS21564實現(xiàn)功率驅(qū)動，簡化了系統(tǒng)電路，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。由交流電流傳感器檢測三相定子繞組電流；由增量式磁性編碼器檢測永磁轉(zhuǎn)子位置，并設(shè)計一種比較快速的轉(zhuǎn)子初始檢測方法。軟件方面，采用結(jié)構(gòu)化語言C和單片機M16C匯編語言混編，實現(xiàn)了單片機初始化、三環(huán)控制、電流跟隨型PWM控制，提高編寫代碼的效率，同時保證系統(tǒng)的實時控制性能；由軟件方式實現(xiàn)經(jīng)典PID控制和簡單模糊控制相結(jié)合構(gòu)成“串聯(lián)校正”閉環(huán)控制系統(tǒng)，提高了系統(tǒng)的快速性和抗干擾能力。此外，本文對控制策略進行了研究，闡述了模糊PID控制策略；還介紹了SPWM、SVPWM和跟隨型PWM調(diào)制。實驗結(jié)果表明，本文所設(shè)計的伺服控制系統(tǒng)能實現(xiàn)電機的啟動，調(diào)速和定位等，并能達到系統(tǒng)的性能指標。

標簽： 位置伺服控制系統(tǒng)

上傳時間： 2013-05-19

上傳用戶：327000306
基于FPGA的嵌入式系統(tǒng)設(shè)計.rar

隨著電子技術(shù)的不斷發(fā)展和進步，嵌入式系統(tǒng)也越來越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機、數(shù)碼相機、掌上電腦、便攜式掃描儀等等都應用到了嵌入式系統(tǒng)。論文首先介紹了嵌入式系統(tǒng)，包括嵌入式系統(tǒng)的構(gòu)成、特點、發(fā)展趨勢以及FPGA在嵌入式中的應用等，指明嵌入式系統(tǒng)設(shè)計一般可分為硬件設(shè)計和軟件設(shè)計兩部分。硬件設(shè)計部分，首先介紹了FPGA的相關(guān)知識，包括FPGA構(gòu)成、特性、開發(fā)工具、開發(fā)流程等，并對論文中選用的Altera公司的CyclonⅡ器件做了詳細的介紹。利用SOPC Builder、NiosⅡ等工具設(shè)計創(chuàng)建了NiosⅡ CPU內(nèi)核，添加以太網(wǎng)、Flash、PIO以及VGA接口等模塊，生成了一個Nios CPU內(nèi)核，完成硬件設(shè)計。軟件設(shè)計部分，研究了嵌入式操作系統(tǒng)的發(fā)展、種類、特點等，簡單介紹了幾種代表性的嵌入式操作系統(tǒng)。選擇嵌入式操作系統(tǒng)時，綜合考慮了內(nèi)核、可移植性、可裁剪性、外掛模塊、成本、服務(wù)等各種因素，最終選用μCLinux操作系統(tǒng)。詳細介紹了μCLinux的特點、基本架構(gòu)、代碼結(jié)構(gòu)等。利用NiosⅡIDE為宿主機建立Linux開發(fā)環(huán)境。在IDE里配置Linux內(nèi)核和文件系統(tǒng)，編譯后上載到做好的硬件平臺上。啟動μCLinux后將一個C語言編寫的九宮格求解程序下載到開發(fā)板中運行，檢驗運行結(jié)果，驗證嵌入式系統(tǒng)的正確性。論文所做的只是嵌入式系統(tǒng)的一個應用實例。實際應用過程中，用戶可以根據(jù)自己的實際需要對軟硬件進行修改，以實現(xiàn)不同的功能。

標簽： FPGA 嵌入式系統(tǒng)設(shè)計

上傳時間： 2013-07-19

上傳用戶：zhuoying119
基于FPGA的通用異步收發(fā)器的設(shè)計.rar

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。本課題所設(shè)計的LIART支持標準的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預期設(shè)計目標。

標簽： FPGA 異步收發(fā)器

上傳時間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的RS255，223編解碼器的高速并行實現(xiàn).rar

隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經(jīng)濟價值。本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。

標簽： FPGA 255 223

上傳時間： 2013-04-24

上傳用戶：思琦琦
SATA2.0硬盤加解密接口芯片數(shù)據(jù)通路的設(shè)計與FPGA實現(xiàn).rar

SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標準，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進行了闡述。其次，本論文對ATA協(xié)議和命令進行了詳細的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經(jīng)達到項目性能指標要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。

標簽： SATA FPGA 2.0

上傳時間： 2013-04-24

上傳用戶：JIUSHICHEN
基于FPGA與AD9857的四路DVBC調(diào)制器的設(shè)計.rar

隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應用。近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準，并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。

標簽： FPGA 9857 DVBC

上傳時間： 2013-04-24

上傳用戶：sn2080395
基于DSP和FPGA的數(shù)字化開關(guān)電源的實用化研究.rar

文章開篇提出了開發(fā)背景。認為現(xiàn)在所廣泛應用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時代的發(fā)展步伐。隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。在數(shù)字化領(lǐng)域的今天，最后一個沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進行了較為具體的設(shè)計，并通過測試取得了預期結(jié)果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強。同時該方案也可用于相關(guān)領(lǐng)域。本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計框圖和實現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細的比較。本論文的設(shè)計方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實現(xiàn)系統(tǒng)的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設(shè)計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設(shè)計中應該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達到閉環(huán)控制的目的。最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預期結(jié)論。同時也提出了一些需要改進的地方，認為該方案在其他相關(guān)行業(yè)中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應能力造成負面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發(fā)成本與風險。在當前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達到了設(shè)計要求。能夠滿足較高精度的設(shè)計要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機地結(jié)合了起來。本系統(tǒng)的設(shè)計方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。

標簽： FPGA DSP 數(shù)字化

上傳時間： 2013-06-29

上傳用戶：dreamboy36
基于FPGA的PCI總線圖像采集卡的設(shè)計與實現(xiàn).rar

圖像采集系統(tǒng)是數(shù)字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉(zhuǎn)化為數(shù)字信號，或者直接從數(shù)字相機中獲取數(shù)字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數(shù)據(jù)存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優(yōu)點。隨著對數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點，得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現(xiàn)與PCI9054的本地接口的信號轉(zhuǎn)換，給出了邏輯實現(xiàn)方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細的相關(guān)源程序清單。在文章的軟件設(shè)計部分介紹了WinDriver驅(qū)動開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實現(xiàn)設(shè)備的驅(qū)動程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設(shè)備中斷的功能。

標簽： FPGA PCI 總線

上傳時間： 2013-06-09

上傳用戶：