本工程是基于正點(diǎn)原子mini板開發(fā)的4x4矩陣鍵盤的驅(qū)動程序，包括了鍵盤掃描和LCD顯示兩部分，4X4矩陣鍵盤與單片機(jī)的連接可以參考keysboard.h頭文件，如果是使用正點(diǎn)原子mini板的小伙伴們直接燒錄程序就可以使用，程序關(guān)鍵部分有注釋，且鍵盤掃描部分的程序文件可移植性較好。
標(biāo)簽： 正點(diǎn)原子 mini板 4x4矩陣鍵盤 驅(qū)動程序
上傳時間： 2022-07-02
上傳用戶：
此工程是基于正點(diǎn)原子的STM32開發(fā)板mini板開發(fā)的AD9910的驅(qū)動程序，如果是mini板的使用者或是使用的是STM32F103RCT6開發(fā)板的小伙伴們直接燒錄就可以使用，單片機(jī)與AD9910的線路連接可以參考工程中AD9910.h這個頭文件中的宏定義。代碼關(guān)鍵部分有注釋，且本工程只涉及到AD9910的驅(qū)動，沒有添加其他任何外設(shè)，可移植性較好。
標(biāo)簽： 正點(diǎn)原子 mini板 ad9910 驅(qū)動程序 DDS
上傳時間： 2022-07-02
上傳用戶：jason_vip1
《C語言參考手冊(原書第5版)》是一本C語言的權(quán)威參考手冊，對C語言的基本概念和運(yùn)行函數(shù)庫提供了完整的描述，并強(qiáng)調(diào)了以正確性、可移性和可維護(hù)性為基本出發(fā)點(diǎn)的良好編程風(fēng)格。《C語言參考手冊(原書第5版)》對C語言描述比其他任何書籍都要更加清晰和詳細(xì)。《C語言參考手冊(原書第5版)》涵蓋的內(nèi)容包括：標(biāo)準(zhǔn)C（1999）：新版本的C標(biāo)準(zhǔn)支持復(fù)數(shù)型和布爾類型、可變長度數(shù)組、精確浮點(diǎn)編程以及為可移植性國際化所提供的新函數(shù)庫。標(biāo)準(zhǔn)C（1989）：當(dāng)今大部分C程序員所使用的C語言版本。傳統(tǒng)C：1990年以前人們所使用的C語言。目前仍有數(shù)以百萬行計的傳統(tǒng)C代碼還在使用中。C++和C的兼容：可以同時用于C和C++的代碼。適用于所有C語言版本的C運(yùn)行時函數(shù)庫。《C語言參考手冊(原書第5版)》對C的所有細(xì)節(jié)都進(jìn)行了描述，是C語言編程人員和編譯器實(shí)現(xiàn)者必備的參考手冊。
標(biāo)簽： C語言
上傳時間： 2022-07-07
上傳用戶：1208020161
STM32 HAL固件庫是Hardware Abstraction Layer的縮寫，中文名稱是：硬件抽象層。HAL庫是ST公司為STM32的MCU最新推出的抽象層嵌入式軟件，為更方便的實(shí)現(xiàn)跨STM32產(chǎn)品的最大可移植性。HAL庫的推出，可以說ST也慢慢的拋棄了原來的標(biāo)準(zhǔn)固件庫，這也使得很多老用戶不滿。但是HAL庫推出的同時，也加入了很多第三方的中間件，有RTOS，USB，TCP / IP和圖形等等。和標(biāo)準(zhǔn)庫對比起來，STM32的HAL庫更加的抽象，ST最終的目的是要實(shí)現(xiàn)在STM32系列MCU之間無縫移植，甚至在其他MCU也能實(shí)現(xiàn)快速移植。
上傳時間： 2022-07-08
上傳用戶：
本文檔介紹如何使用 GNU 語言工具來編寫 16 位單片機(jī) / 數(shù)字信號控制器應(yīng)用程序代 碼。內(nèi)容安排如下： ? 第 1 章 “編譯器概述”——介紹編譯器、開發(fā)工具和功能集。 ? 第 2 章“通用 C 接口”——介紹可用于增強(qiáng) MPLAB XC 編譯器之間代碼可移植性 的通用 C 接口。 ? 第 3 章“操作指南”——列出了一些具體操作方面的問題和簡要說明，以及指向手 冊中相關(guān)章節(jié)的鏈接。 ? 第 4 章“XC16 工具鏈和 MPLAB X IDE”——說明關(guān)于如何通過 MPLAB X IDE 設(shè) 置和使用編譯器及相關(guān)工具的基礎(chǔ)知識。 ? 第 5 章 “編譯器命令行驅(qū)動程序”——介紹如何從命令行中使用編譯器。 ? 第 6 章“與器件相關(guān)的特性”——介紹編譯器頭文件和寄存器定義文件，以及如何 用于 SFR。 ? 第 7 章 “MPLAB XC16 和 ANSI C 之間的差別”——介紹編譯器語法支持的 C 語 言與標(biāo)準(zhǔn) ANSI-89 C 之間的差別。 ? 第8章“支持的數(shù)據(jù)類型和變量”——介紹編譯器的整型、浮點(diǎn)型和指針數(shù)據(jù)類型。第 9 章 “定點(diǎn)算術(shù)支持”——說明編譯器中的定點(diǎn)算術(shù)支持。 ? 第 10 章 “存儲器分配和訪問”——介紹編譯器運(yùn)行時模型，包括關(guān)于段、初始 化、存儲模型、軟件堆棧和更多方面的信息。 ? 第 11 章 “操作符和語句”——介紹操作符和語句。 ? 第 12 章 “寄存器使用”——說明如何訪問和使用 SFR。 ? 第 13 章 “函數(shù)”——詳細(xì)介紹可用的函數(shù)。 ? 第 14 章 “中斷”——介紹如何使用中斷。 ? 第 15 章 “main、運(yùn)行時啟動和復(fù)位”——介紹 C 代碼的重要元素。 ? 第 16 章 “混合使用 C 代碼和匯編代碼”——提供關(guān)于編譯器與 16 位匯編語言模 塊配合使用的指導(dǎo)。 ? 第 17 章 “庫程序”——說明如何使用庫。 ? 第 18 章 “優(yōu)化”——介紹優(yōu)化選項。 ? 第 19 章 “預(yù)處理”——詳細(xì)介紹預(yù)處理操作。 ? 第 20 章 “鏈接程序”——說明鏈接如何工作。
標(biāo)簽： mplab xc16 編譯器
上傳時間： 2022-07-16
上傳用戶：
物聯(lián)網(wǎng)iot完整”的Paho MQTT C客戶端庫是用Linux和Windows編寫的。它假設(shè)存在用于網(wǎng)絡(luò)（套接字），線程和內(nèi)存分配的Posix或Windows庫。嵌入式庫旨在具有以下特征：使用非常有限的資源 - 挑選所需的組件不依賴于任何特定的庫進(jìn)行網(wǎng)絡(luò)，線程或內(nèi)存管理ANSI標(biāo)準(zhǔn)C，最高可移植性，最低級別C和/或C ++中的可選更高層
上傳時間： 2022-07-20
上傳用戶：
本壓縮包上傳的源程序使用C語言編寫，可以進(jìn)行二次開發(fā)，可移植性強(qiáng)！ADC（analog to digital converter）即模數(shù)轉(zhuǎn)換器，它可以將模擬信號轉(zhuǎn)換為數(shù)字信號。按照其轉(zhuǎn)換原理主要分為逐次逼近型、雙積分型、電壓頻率轉(zhuǎn)換型三種。STM32F1 的 ADC 就是逐次逼近型的模擬數(shù)字轉(zhuǎn)換器。STM32F103 系列一般都有 3 個 ADC，這些 ADC 可以獨(dú)立使用，也可以使用雙重/三重模式（提高采樣率）。STM32F1 的 ADC 是 12 位逐次逼近型的模擬數(shù)字轉(zhuǎn)換器。它具有多達(dá) 18 個復(fù)用通道，可測量來自 16 個外部源、2 個內(nèi)部信號源。 這些通道的 A/D 轉(zhuǎn)換可以單次、連續(xù)、掃描或間斷模式執(zhí)行。ADC 的結(jié)果可以左對齊或右對齊方式存儲在 16 位數(shù)據(jù)寄存器中。ADC 具有模擬看門狗特性，允許應(yīng)用程序檢測輸入電壓是否超出用戶定義的閥值上限或者下限。
標(biāo)簽： stm32 adc轉(zhuǎn)換 源程序
上傳時間： 2022-07-25
上傳用戶：zhanglei193
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國民經(jīng)濟(jì)和社會生活的各個方面都得到了廣泛的運(yùn)用。與此同時，人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號處理器（Digital Signal Process）。進(jìn)入20世紀(jì)以來，伴隨著半導(dǎo)體技術(shù)的發(fā)展，現(xiàn)場可編程門陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計周期短、開發(fā)成本低的特點(diǎn)，越來越多地被應(yīng)用在圖像處理領(lǐng)域。大量實(shí)踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實(shí)現(xiàn)了一個通用可重復(fù)配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性，所以該架構(gòu)的硬件平臺可以很方便的升級和重復(fù)配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實(shí)現(xiàn)了多種圖像預(yù)處理算法。在實(shí)現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能，本文對算法做了一定的改進(jìn)，使其盡量能使用并行處理的方式來完成。實(shí)驗結(jié)果表明，本圖像預(yù)處理系統(tǒng)能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實(shí)際運(yùn)用中出現(xiàn)的噪聲類型多樣化的情況，我們設(shè)計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計和模擬設(shè)計。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計，在此基礎(chǔ)上設(shè)計出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計、晶體管級電路設(shè)計和仿真以及最后對設(shè)計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實(shí)的基礎(chǔ)。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計。最后對DLL整體電路進(jìn)行整體仿真分析，驗證電路功能，得出應(yīng)用參數(shù)。在設(shè)計中，用Verilog-XL對部分電路進(jìn)行數(shù)字仿真，Spectre對進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計采用TSMC0.18μmCMOS工藝庫建模，設(shè)計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達(dá)到了國外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計，可以實(shí)現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設(shè)計的研究熱點(diǎn)。因此對基于軟件無線電的調(diào)制解調(diào)技術(shù)進(jìn)行深入細(xì)致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎(chǔ)入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術(shù)進(jìn)行了分析與探討，為設(shè)計和實(shí)現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術(shù)，詳細(xì)論述了它們的基本概念和原理，提出了系統(tǒng)實(shí)現(xiàn)方案，在DSP+FPGA平臺上實(shí)現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關(guān)器實(shí)現(xiàn)，同時實(shí)現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設(shè)計了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結(jié)構(gòu)簡單，運(yùn)算量小，頻偏校正速度快，具有較好的實(shí)用性。其次，對相干解調(diào)的初始相位進(jìn)行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當(dāng)中的一些關(guān)鍵問題進(jìn)行了介紹。最后，設(shè)計了自適應(yīng)調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應(yīng)的改變調(diào)制方式，以達(dá)到最佳的傳輸性能。
標(biāo)簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：mingaili888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<table id="e2q4o"></table>
<li id="e2q4o"></li>