基于簡化Cortex-M核微控制器嵌入式軟件的開發步驟，增強軟件可移植性的目的，對微控制器軟件接口標準(CMSIS)、ST公司標準外設庫V3.5的文件結構、相互聯系、功能作用進行了簡要介紹，并以具有Cortex-M3內核的STM32F103VET6為例，給出了IAR FOR ARM6.30編程環境下的開發步驟。結合具體應用，本文對數據端口、中斷進行設置，縮短了開發時間，提高了代碼效率。
本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。
關鍵詞：Verilog HDL；硬件描述語言；FPGA
Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip.
Keywords: Verilog HDL；hardware description language；FPGA
