在能源枯竭及環(huán)境污染問題日益嚴重的今天，光伏發(fā)電是未來可再生能源應用的一種重要方法。本文以光伏逆變技術為研究對象，對光伏系統(tǒng)最大功率點跟蹤方法、光伏智能充電控制策略、光伏并網(wǎng)系統(tǒng)拓撲結構與控制方法、光伏并網(wǎng)與有源濾波統(tǒng)一控制方法等問題進行了深入研究。 在擾動觀測法的基礎上，提出了一種直接電流控制最大功率點跟蹤方法，通過檢測變換器輸出電流進行最大功率點跟蹤控制，簡化控制算法，同時省去了擾動觀測法中的電壓和電流傳感器，降低系統(tǒng)成本。 研究了一種實用的光伏系統(tǒng)蓄電池充電控制策略，將最大功率點跟蹤與智能充電控制有機結合在一起，充分利用光伏電池的輸出功率，縮短充電時間，提高充電效率；研究了一種全數(shù)字式逆變器，通過電壓有效值外環(huán)和瞬時值內(nèi)環(huán)的雙閉環(huán)控制，既能保證系統(tǒng)輸出電壓的穩(wěn)態(tài)精度，又能保證瞬變負載條件下的動態(tài)特性。研制了一套3kW光伏獨立發(fā)電系統(tǒng)并進行了實驗驗證。 針對住宅型光伏并網(wǎng)逆變器體積小、性能價格比高的要求，研究了一種基于導抗變換器的并網(wǎng)逆變器拓撲結構，相比于傳統(tǒng)電流型逆變器，本拓撲省去了笨重的電抗器，同時利用高頻變壓器進行能量傳遞和電氣隔離，進一步降低了系統(tǒng)損耗和體積，降低系統(tǒng)成本。 經(jīng)研究發(fā)現(xiàn)，由于導抗變換器的固有特性，采用傳統(tǒng)的SPWM調(diào)制方法將導致并網(wǎng)逆變器輸出平頂飽和的非正弦電流，造成對電網(wǎng)的諧波污染，提出了一種新型改進調(diào)制模式。該方法可以實現(xiàn)高功率因數(shù)、低諧波并網(wǎng)發(fā)電。根據(jù)上述理論分析，研制了一臺3kW單相光伏并網(wǎng)逆變器，實驗結果驗證了理論分析的正確性。 研究了一種三相電流型并網(wǎng)逆變器拓撲結構及其控制方法，采用改進調(diào)制模式對其進行控制，在諧波抑制方面取得了滿意的效果。提出的三相并網(wǎng)逆變方案，相比于傳統(tǒng)三相并網(wǎng)逆變器，具有如下顯著優(yōu)點：系統(tǒng)中任意一相都是一個獨立的子系統(tǒng)，不受其它相影響，即使在某一相或某兩相損壞的情況下，剩余相也能正常運行，增加了系統(tǒng)的冗余性；在三相電網(wǎng)不平衡情況下，本方法也能提供穩(wěn)定的三相電流，增加系統(tǒng)抗電網(wǎng)波動能力。初看起來本方案使用的導抗變換器和變壓器有3套，但是每相承受的功率容量只有系統(tǒng)總功率的三分之一，這樣可以選用較小容量的器件，有利于高頻電感和變壓器的制作和生產(chǎn)。提出了一種基于導抗變換器的三相電流型逆變器實現(xiàn)方案，利用導抗變換器將輸入直流電壓變換為高頻正弦電流，經(jīng)高頻變壓器隔離及電流等級變換后進行裂相調(diào)制，輸出為三相正弦電流。該方法不僅省去了傳統(tǒng)電流型逆變器直流側電抗器，而且采用高頻變換進行功率傳輸，減小了隔離變壓器及輸出濾波器的體積，有利于裝置的小型化和降低成本。 針對光伏電池輸出電壓較低的問題，研究了一種單級式三相升壓型并網(wǎng)逆變器，通過一級變換同時實現(xiàn)升壓和DC/AC變換功能，并且提出了一種基于DSP芯片的控制策略，本方法僅用一個電壓傳感器就能替代原先的三個電壓傳感器：每個載波周期短路相只進行一次開關動作，同時任何時刻只有2個開關管導通，可有效降低系統(tǒng)的開關損耗和導通損耗；由于采用DSP控制，具有控制靈活、穩(wěn)定性高、成本低、并網(wǎng)電能質(zhì)量好，便于功率調(diào)節(jié)等優(yōu)點。 提出了一種光伏并網(wǎng)與有源濾波兼用的統(tǒng)一控制策略，在同一套裝置上既實現(xiàn)光伏并網(wǎng)發(fā)電，又實現(xiàn)諧波補償，克服目前的光伏發(fā)電裝置白天發(fā)電、夜間停機的不足，提高系統(tǒng)利用率。詳細分析了無功電流和諧波電流的檢測方法、光伏并網(wǎng)發(fā)電有功指令電流的生成方法及電流環(huán)控制器和電壓環(huán)控制器的設計方法，并對光伏并網(wǎng)發(fā)電與有源濾波統(tǒng)一控制模式和單一有源濾波模式進行了討論，仿真和實驗結果驗證了所提出的系統(tǒng)結構及控制策略的正確性和可行性。
標簽： 光伏發(fā)電系統(tǒng) 逆變 技術研究
上傳時間： 2013-04-24
上傳用戶：dancnc
隨著通訊技術和電力系統(tǒng)的發(fā)展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關的結合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關技術，且根據(jù)移相控制PWM全橋變換器的主電路拓撲結構，選定適合于本論文的零電壓開關軟開關技術的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關的實現(xiàn)策略。 其次，對選定的主電路拓撲結構進行電路設計，給出主電路中各參量的設計及參數(shù)的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數(shù)設計、高頻變壓器及諧振電感的參數(shù)設計以及輸出整流濾波電路的參數(shù)設計。 然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅(qū)動電路進行分析和設計。 最后，基于理論計算，對系統(tǒng)主電路進行仿真，研究其各部分設計的參數(shù)是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統(tǒng)實驗平臺上做了大量的實驗。 實驗結果表明，論文所設計的DC/DC變換器能很好的實現(xiàn)軟開關，提高效率，使輸出電壓得到穩(wěn)定控制，最后通過調(diào)整移相控制電路，可實現(xiàn)直流輸出的寬范圍調(diào)整，具有很好的工程實用價值。
上傳時間： 2013-08-04
上傳用戶：zklh8989
本文首先從數(shù)控系統(tǒng)的組成與特點進行詳細分析，然后對運動控制卡在整個系統(tǒng)中承擔功能進行了分析。根據(jù)數(shù)字型號處理器件的快速運算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規(guī)劃。 本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現(xiàn)有部分PC總線的介紹與比較，設計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設計PCI接口模塊；基于DSP器件的特點，設計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設計，同時對其主要內(nèi)部資源進行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。 對軟件設計，文章主要對插補算法在DSP上的實現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數(shù)字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架，并進行了具體程序設計。
上傳時間： 2013-07-19
上傳用戶：CHENKAI
隨著圖像處理技術的不斷發(fā)展，圖像處理技術在國民經(jīng)濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號處理器（Digital Signal Process）。進入20世紀以來，伴隨著半導體技術的發(fā)展，現(xiàn)場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發(fā)成本低的特點，越來越多地被應用在圖像處理領域。大量實踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預處理子系統(tǒng)。首先實現(xiàn)了一個通用可重復配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性，所以該架構的硬件平臺可以很方便的升級和重復配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現(xiàn)了多種圖像預處理算法。在實現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結果表明，本圖像預處理系統(tǒng)能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實際運用中出現(xiàn)的噪聲類型多樣化的情況，我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
任意波形發(fā)生器已成為現(xiàn)代測試領域應用最為廣泛的通用儀器之一，代表了信號源的發(fā)展方向。直接數(shù)字頻率合成(DDS)是二十世紀七十年代初提出的一種全數(shù)字的頻率合成技術，其查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。由于現(xiàn)場可編程門陣列(FPGA)具有高集成度、高速度、可實現(xiàn)大容量存儲器功能的特性，能有效地實現(xiàn)DDS技術，極大的提高函數(shù)發(fā)生器的性能，降低生產(chǎn)成本。 本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，接著分析了整個設計中應處理的問題，根據(jù)設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現(xiàn)。最后就這三個部分分別詳細地進行了闡述。 在實現(xiàn)過程中，本設計選用了Altera公司的EP2C35F672C6芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中，F(xiàn)PGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統(tǒng)的測量結果，并對誤差進行了一定分析，結果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結果表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現(xiàn)任意波形發(fā)生器的方法是可行的。
標簽： FPGA 函數(shù)信號發(fā)生器
上傳時間： 2013-08-03
上傳用戶：1079836864
對一些信號的監(jiān)測尤其是對電壓、電流、溫度等模擬量的監(jiān)測有著很廣泛的應用，通過監(jiān)測到的數(shù)據(jù)，可以對系統(tǒng)相關設置進行及時調(diào)整，為人們的生產(chǎn)生活帶來便利與保證。 系統(tǒng)采用Actel公司先進的模數(shù)混合FPGA以及Actel公司的SOPC設計解決方案，單芯片實現(xiàn)以CortexMI處理器為核心的片上監(jiān)測系統(tǒng)。它可以完成對電壓、電流、溫度等模擬量的監(jiān)測，系統(tǒng)模擬模塊將采集到的數(shù)據(jù)ADC后送給處理器Cortex-MI進行處理，通過串行口，以太網(wǎng)口和OLED，實現(xiàn)與PC主機交互，板上實時顯示以及遠程主機檢測功能。借助于Actel的先進的新型fusion模數(shù)混合FPGA器件，單芯片實現(xiàn)可直接對外部模擬信號進行處理的數(shù)模混合系統(tǒng)，簡化了設計；對電壓，電流，溫度等模擬量的測控在日常生活中有很重要的意義，該系統(tǒng)在智能家電，電源監(jiān)控以及微控制器等領域有廣泛的應用前景。 本文研究的主要內(nèi)容包括： 1.對現(xiàn)有嵌入式設計方法進行比較，確定系統(tǒng)設計目標并選擇SOPC方案設計系統(tǒng)； 2.系統(tǒng)硬件平臺設計； 3.系統(tǒng)軟件設計。
標簽： FPGA 電壓電流 溫度監(jiān)測
上傳時間： 2013-06-14
上傳用戶：tuilp1a
隨著電子技術的不斷發(fā)展和進步，嵌入式系統(tǒng)也越來越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機、數(shù)碼相機、掌上電腦、便攜式掃描儀等等都應用到了嵌入式系統(tǒng)。 論文首先介紹了嵌入式系統(tǒng)，包括嵌入式系統(tǒng)的構成、特點、發(fā)展趨勢以及FPGA在嵌入式中的應用等，指明嵌入式系統(tǒng)設計一般可分為硬件設計和軟件設計兩部分。 硬件設計部分，首先介紹了FPGA的相關知識，包括FPGA構成、特性、開發(fā)工具、開發(fā)流程等，并對論文中選用的Altera公司的CyclonⅡ器件做了詳細的介紹。利用SOPC Builder、NiosⅡ等工具設計創(chuàng)建了NiosⅡ CPU內(nèi)核，添加以太網(wǎng)、Flash、PIO以及VGA接口等模塊，生成了一個Nios CPU內(nèi)核，完成硬件設計。 軟件設計部分，研究了嵌入式操作系統(tǒng)的發(fā)展、種類、特點等，簡單介紹了幾種代表性的嵌入式操作系統(tǒng)。選擇嵌入式操作系統(tǒng)時，綜合考慮了內(nèi)核、可移植性、可裁剪性、外掛模塊、成本、服務等各種因素，最終選用μCLinux操作系統(tǒng)。詳細介紹了μCLinux的特點、基本架構、代碼結構等。利用NiosⅡIDE為宿主機建立Linux開發(fā)環(huán)境。在IDE里配置Linux內(nèi)核和文件系統(tǒng)，編譯后上載到做好的硬件平臺上。啟動μCLinux后將一個C語言編寫的九宮格求解程序下載到開發(fā)板中運行，檢驗運行結果，驗證嵌入式系統(tǒng)的正確性。 論文所做的只是嵌入式系統(tǒng)的一個應用實例。實際應用過程中，用戶可以根據(jù)自己的實際需要對軟硬件進行修改，以實現(xiàn)不同的功能。
標簽： FPGA 嵌入式系統(tǒng)設計
上傳時間： 2013-07-19
上傳用戶：zhuoying119
電力電子裝置的控制技術隨著電力電子技術的發(fā)展而愈來愈復雜。開關電源是現(xiàn)代電力電子設備中不可或缺的組成部分，其質(zhì)量的優(yōu)劣以及體積的大小直接影響電子設備整體性能。高頻化、小型化、數(shù)字化是開關電源的發(fā)展方向。 在應用數(shù)字技術進行控制系統(tǒng)設計時，數(shù)字控制器的性能決定了控制系統(tǒng)的整體性能。數(shù)字化電力電子設備中的控制部分多以MCU/DSP為核心，以軟件實現(xiàn)離散域的運算及控制。在很多高頻應用的場合，目前常用的控制器(高性能單片機或DSP)的速度往往不能完全滿足要求。FPGA具有設計靈活、集成度高、速度快、設計周期短等優(yōu)點，與單片機和DSP相比，F(xiàn)PGA具有更高的處理速度。同時FPGA應用在數(shù)字化電力電子設備中，還可以大大簡化控制系統(tǒng)結構，并可實現(xiàn)多種高速算法，具有較高的性價比。 依據(jù)FPGA的這些突出優(yōu)點，本文將FPGA應用于直流開關電源控制器設計中，以實現(xiàn)開關電源數(shù)字化和高頻化的要求。主要研究工作如下： 介紹了基于FPGA的DC/DC數(shù)字控制器中A/D采樣控制、數(shù)字PI算法的實現(xiàn)；重點描述了采用混合PWM方法實現(xiàn)高分辨率、高精度數(shù)字PWM的設計方案，并對各模塊進行了仿真測試；用FPGA開發(fā)板進行了一部分系統(tǒng)的仿真和實際結果的檢測，驗證了文中的分析結論，證實了可編程邏輯器件在直流開關電源控制器設計中的應用優(yōu)勢。
上傳時間： 2013-07-23
上傳用戶：qulele
固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結構，因此還具有高抗震性、無工作噪音、可適應惡劣工作環(huán)境等優(yōu)點。隨著計算機技術的高速發(fā)展，固態(tài)硬盤技術已經(jīng)成為未來存儲介質(zhì)技術發(fā)展的必然趨勢。 本文以設計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設備進行相應的狀態(tài)遷移和指令操作，從而完成硬盤設備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結構出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設計的要點和難點；第二：論文設計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設計；第三：論文以設計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進行了功能測試和分析，驗證了本論文設計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
隨著電子工業(yè)應用領域需求的增長，要實現(xiàn)復雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機器人技術以及涉及指數(shù)運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現(xiàn)在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數(shù)字。 計算機性價比的提高以及可編程邏輯器件的出現(xiàn)，對傳統(tǒng)的數(shù)字電子系統(tǒng)設計方法進行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)讓設計師通過設計芯片來實現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數(shù)字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用，本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能。 (1)給出系統(tǒng)的整體框架設計和各模塊的實現(xiàn)，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程； (2)通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環(huán)境下，對系統(tǒng)的主要模塊進行開發(fā)設計及功能仿真，驗證了基于FPGA的浮點運算。
上傳時間： 2013-04-24
上傳用戶：咔樂塢
