91av一区二区三区,麻豆国产精品视频,99色在线观看

可行性驗證

SVPWM算法優化及其FPGACPLD實現.rar

電壓空間矢量脈沖寬度調制技術是一種性能優越、易于數字化實現的脈沖寬度調制方案。在常規SVPWM算法中，判定等效電壓空間矢量所處扇區位置時需要進行坐標旋轉和反正切三角函數的運算，計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數的運算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數的運算，這些復雜計算不可避免地會產生大量計算誤差，對高精度實時控制產生不可忽視的影響，而且這些復雜運算的計算量大，對系統的處理速度要求高，程序設計復雜，系統運行時間長，占用系統資源多。因此，從工程實際應用的角度出發，需要對常規SVPWM算法進行優化設計。本文提出的優化SVPWM算法，只需進行普通的四則運算，計算非常簡單，克服了上述常規SVPWM算法中的缺點，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點置于各扇區中點的方法，達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數據處理能力，傳統的MCU、DSP都難以滿足其要求，而具有高速數據處理能力的FPGA/CPLD則可以很好的實現SVPWM的控制功能，在實時性、靈活性等方面有著MCU、DSP無法比擬的優越性。本文利用MATLAB/Simulink軟件對優化的SVPWM系統原型進行建模和仿真，當仿真效果達到SVPWM系統控制要求后，在XilinxISE環境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入，建立相同功能的SVPWM系統模型，然后利用ISESimulator（VHDL/Verilog）仿真器進行功能仿真和性能分析，驗證了本文提出的SVPWM優化設計方案的可行性和有效性。

標簽： FPGACPLD SVPWM 算法優化

上傳時間： 2013-07-30

上傳用戶：15953929477
基于ARMDSP架構的太陽能光伏智能并網逆變器.rar

隨著世界能源危機的到來，太陽能光伏發電在能源結構中正在發揮著越來越大的作用。而太陽能光伏發電系統的核心部件并網逆變器的性能還需要進一步提高。為了迎合市場上對高品質、高性能、智能化并網逆變器的需求，我們將ARM+DSP架構作為并網逆變器的控制系統。本系統集成了ARM和DSP的各自的強大功能，使并網逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學魯能實習基地“光伏并網逆變器項目”，目前已經試制出樣機。本人主要負責并網逆變器控制系統的軟硬件設計工作。本文主要研究內容有： @@ 1．本并網逆變器采用了內高頻環逆變技術。文中詳細分析了這種逆變器的優缺點，進行了充分的系統分析和論證。 @@ 2．采用MATLAB/Simulink軟件對并網逆變器的控制算法進行仿真，包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗證了所設計算法的可行性，對DSP程序開發提供了很好的指導意義。 @@ 3．本文將ARM+DSP架構作為逆變器的控制系統，并設計了相應的硬件控制系統。DSP控制板硬件系統包括AD數據采集、硬件電流保護、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統包括SPI總線、RS232總線、RS480總線、以太網總線、LCD顯示、實時時鐘、鍵盤等硬件電路。 @@ 4．本文設計和實現了兩種最大功率點跟蹤控制算法：功率擾動觀察法或增量電導法；孤島檢測方法采用被動式和主動式兩種檢測方式，被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結合的方式，主動式采用正反饋頻率偏移法；為了實現并網逆變器的輸出電流與電網電壓同頻同相，使用了軟件鎖相環控制技術。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數據采集、eCAN總線、RS232、RS485、以太網、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機控制系統主程序流程圖和DSP控制機控制系統主程序流程圖。 @@ 6．最后對并網逆變器樣機進行實驗結果分析。結果顯示：該樣機基本上實現了本文提出的設計方案所應完成的各項功能，樣機的性能比較理想。 @@關鍵詞：太陽能光伏；并網逆變器；SPWM； DSP； ARM

標簽： ARMDSP 架構太陽能光伏

上傳時間： 2013-07-09

上傳用戶：趙安qw
基于CAN總線的嵌入式測控系統的研究.rar

本文在分析了嵌入式技術及控制系統的發展概況后，首先對現場總線，主要是CAN總線的技術特點進行了全面的介紹，并重點對CAN總線網絡中數據傳輸的實時性問題及改善的方案進行了分析和研究。之后利用嵌入式技術實現了基于CAN總線的網絡測控系統。該系統的主控節點，即ARM平臺采用32位的嵌入式處理器AR2M和嵌入式實時操作系統μC/OS-Ⅱ來實現，并在該平臺上完成了系統多任務的建立，包括與底層CAN網絡的通信、液晶顯示輸出和嵌入式Web服務器等。論文共分六章。第一章介紹了控制系統的發展過程、嵌入式技術及其發展現狀，并引出了課題的背景和研究意義，給出了主要研究內容。第二章著重介紹了CAN現場總線技術，并對其工作原理和CAN總線系統的實時性進行了分析。第三章論述了CAN總線測控網絡的實現以及CAN測控網絡與Internet集成的必要性，并給出了本文的系統設計方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測控系統的設計與實現，詳細闡述了系統的硬件、軟件設計思路和實現方法。硬件方面，介紹了硬件平臺中的主處理器LPC2292和整個硬件邏輯模塊。軟件設計上實現了μC/OS-Ⅱ實時操作系統在ARM7上的移植，并完成了嵌入式系統下多任務的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統為應用對象，進行的實際應用實驗，該實驗對被控過程的部分物理量進行了檢測，驗證了本方案的可行性。第六章對全文進行了總結，給出了有待進一步研究的問題，并對后續工作進行了展望。

標簽： CAN 總線嵌入式

上傳時間： 2013-06-03

上傳用戶：zttztt2005
基于軟PLC的嵌入式系統的研究與實現.rar

本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術起源和背景，綜述了基于軟PLC的嵌入式系統的關鍵技術和優點，最后介紹了其設計和實現的方法。基于軟PLC的嵌入式系統的研究與實現分為開發系統和運行系統(又稱為虛擬機系統)。本文概述了開發系統，其運行于PC機的操作系統如Windows或者Linux等，為用戶提供一個大眾化的編程環境，它包含編輯器、編譯器、連接器、調試器和通信接口幾個部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語言編寫程序，編譯器和連接器將源程序文件編譯和連接成虛擬機系統可執行的目標代碼文件；分析了開發系統，其中詳細描述了編譯模塊的編制過程，實現了將指令表語言轉換為運行系統能夠識別的C/C++指令的功能；詳細地研究了梯形圖轉換為指令表語言，以及由指令表語言向梯形圖語言的算法和數據結構。調試器借助于虛擬機運行系統提供的服務可完成對應用程序的調試糾錯；討論了uCLinux操作系統和編譯調試技術，以及采用ModBus/TCP工業通信協議的通信接口用于開發系統和運行系統之間的通信。另一方面，本文分析了虛擬機運行系統，它運行于安裝了uCLinux的ARM7平臺上，包括運行內核模塊、系統管理模塊和通信接口模塊。由于uCLinux沒有MMU和本身對實時性沒有什么要求，而針對基于軟PLC的嵌入式系統的研究與實現要求，本文在對其進行了uCLinux小型化研究的同時探討了雙內核實時性方案，解決了uCLinux實時性不足的問題。運行內核模塊調度和執行應用程序并管理時鐘。系統管理模塊管理系統狀態和內存。通信模塊用于開發系統及I/O設備通信。在此基礎上，對基于軟PLC的嵌入式系統的進行了設計與實現，并通過試驗將編譯的目標代碼傳遞到基于軟PLC的嵌入式運行系統中，實現了控制功能，驗證了生成目標代碼的正確性和開發系統的可行性，實現了編輯界面友好，系統開放，性價比較高的軟PLC嵌入式系統，達到了預期的目標，具有一定理論和應用價值。

標簽： PLC 軟嵌入式系統

上傳時間： 2013-04-24

上傳用戶：jiiszha
基于FPGA的ADC并行測試方法研究.rar

高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。關鍵詞：ADC測試；并行；參數評估；FPGA；FFT

標簽： FPGA ADC 并行測試

上傳時間： 2013-07-11

上傳用戶：tdyoung
DVB系統信道編碼的研究與FPGA實現.rar

數字圖像通信的最廣泛的應用就是數字電視廣播系統，與以往的模擬電視業務相比，數字電視在節省頻譜資源、提高節目質量方面帶來了一場新的革命，而與此對應的DVB（Digital Video Broadcasting）標準的建立更是加速了數字電視廣播系統的大規模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進行打包形成TS流（transport stream），進行多個傳輸流復用，最后通過不同媒介進行傳輸。在DVB標準的傳輸系統中，無論是衛星傳輸，電纜傳輸還是地面傳輸，為了保障圖像質量，使數字節目在傳輸過程中避免出現因受到各種信道噪聲干擾而出現失真的現象，都采用了信道編碼的方式來保護傳輸數據。信道編碼是數字通信系統中一個必需的、重要的環節。信道編碼設計方案的優劣決定了DVB系統的成功與否，本文重點研究了DVB系統中的信道編碼算法及其FPGA實現方案，主要進行了如下幾項工作： 1）介紹了DVB系統信道編碼的基本概念及特點，深入研究了DVB標準中信道編碼部分的關鍵技術，并針對每個信道編碼模塊進行工作原理分析、算法分析。 2）根據DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現算法進行了比較詳細的分析，并闡述了每個模塊及QPSK調制的設計方案及實現模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數乘法器的特點，對編碼器進行了優化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現起來更為簡單且節省了FPGA器件內部資源。 4）設計以Altera公司的QuartusⅡ為開發平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統設計中減少毛刺的方法，使系統更為穩定。最終的系統仿真結果表明該系統工作穩定，達到了DVB系統信道編碼設計的要求。

標簽： FPGA DVB

上傳時間： 2013-06-26

上傳用戶：allen-zhao123
基于FPGA的數據采集系統研究.rar

數據采集是信號與信息系統中一個重要的組成部分，也是數字信號處理的關鍵環節。本論文主要介紹一種基于FPGA的數據采集系統，提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數據采集系統方案及其的硬件電路實現方法。該系統利用AD器件對信號進行放大、差分轉換和模數轉換，利用FPGA設計內部模塊和時鐘信號來進行電路控制及實現數據緩存、數據傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數據傳送到PC主機。FPGA作為采集系統的核心部件，完成了內部數字電路設計，使系統具有很高的可適應性、可擴展性和可調試性。本論文從研究數據采集的理論出發，重點研究了A/D模數轉換、FPGA芯片設計及PCI總結接口設計，完成了系統的各級電路硬件設計，并通過系統仿真驗證了系統的可行性。

標簽： FPGA 數據采集系統研究

上傳時間： 2013-04-24

上傳用戶：小楊高1
基于FPGA的PWMD類音頻功率放大器的設計.rar

數字D類音頻放大器，也叫數字脈沖調制放大器，具有效率高，低電壓，低失真的特點，在低成本，高性能的消費類產品特別是便攜式設備中得到越來越廣泛的應用。數字D類放大器包括數字脈沖寬度調制（PWM）和輸出級（含低通濾波器）兩個部分，數字PWM又包括兩個部分，采樣處理和脈沖產生。傳統的采樣處理算法運算復雜，硬件實現成本高，面積大，從而導致功耗也大，不適合當今向低功耗發展的趨勢。本文在傳統算法的基礎上提出了一種新的算法，該算法不包括乘法或者除法這些計算復雜和非常消耗硬件資源的單元，只含加法和減法運算。在推導出該算法的傅立葉表達式后，在MATLAB的simulink中建立系統模型進行仿真以驗證算法的可行性，在輸入信號頻率為1kHZ，采樣頻率為48kHZ，電源電壓為10V，輸出負載為4Ω的條件下，得到的總諧波失真為0．12％，符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎上實現了該算法的電路結構，綜合結果表明，實現基于本文算法的數字D類音頻系統所需要的硬件資源大大減少，從而減少了功耗。關鍵詞：D類放大器；脈沖寬度調制；采樣算法；數字音頻放大器；FPGA

標簽： FPGA PWMD 音頻功率放大器

上傳時間： 2013-07-19

上傳用戶：zhuoying119
基于FPGA的多速率調制解調器的實現.rar

隨著人們對于高速無線數據業務的急切需求以及新的無線通信技術的發展，頻譜資源匱乏問題日益嚴重。無線頻譜的緊缺已經成為限制無線通信與服務應用持續發展的瓶頸。認知無線電技術(Cognitive Radio)改變了傳統的固定頻譜分配方式，它以頻譜利用的高效性為目標，允許非授權用戶擇機利用授權用戶的頻譜空洞傳輸數據，以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術。本文的目標是在基于FPGA+DSP的系統硬件平臺上，以軟件編程的方式實現認知無線電數據傳輸的功能。軟件無線電是實現認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術途徑，對多速率信號處理中的內插和抽取、帶通采樣、數字下變頻、濾波等技術進行了分析與探討，為設計多速率調制解調系統提供了理論基礎。然后針對軟件無線電的要求給出了基于FPFA+DSP的系統設計硬件框圖，并對其中的部分硬件(FPGA、AD9857、AD9235)做了簡要的描述并給出其初始化過程。在理解基本概念和原理的基礎上，詳細論述了在系統硬件設計平臺上實現的π/4-DQPSK、8PSK、16QAM調制解調技術。本文給出了調制解調系統實現方案中的各個功能模塊(差分編、解碼，加同步頭、內插和成形濾波，下變頻，系統同步等)具體的設計方案和通過硬件編程實現了板級的仿真和最后的硬件實現，并對其中得到的數據進行分析，進一步驗證方案的可行性。最后介紹了通信板同頻譜感知板協同工作原理，依據頻譜感知板獲取的各個信道狀況自適應的選擇π/4-DQPSK、8PSK、16QAM調制解調方式并在FPGA上實現了其中部分功能。

標簽： FPGA 多速率調制解調器

上傳時間： 2013-05-30

上傳用戶：fywz
基于FPGA的絕對式光電編碼器通信接口研究.rar

高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。

標簽： FPGA 光電編碼器通信接口

上傳時間： 2013-07-11

上傳用戶：snowkiss2014