.NET Remoting(下文簡稱Remoting)是一種可用于開發分布式應用程序的技術。其主要的結構，分為：遠程對象、提供遠程對象的遠程服務器，以及可以訪問何使用遠程對象的客戶端。這三個部分，可以分布于同一臺計算機的同一個進程，或者是不同的進程，也可以是處于網絡上的不同的計算機。Remoting技術最大的特點，就是對遠程通信的過程進行了抽象和封裝，使開發人員不必去處理底層通信的細節，而可以把重點放在對業務邏輯的處理上。而且Remoting的通信協議也比較靈活，可以使用多個通信協議、不同的數據格式類型，以及不同類型的序列化機制。在某些情況下，Remoting還允許你使用自定義的數據格式。
上傳時間： 2013-12-16
上傳用戶：qiaoyue
設f(x)=1+x+x2+x5+x27，試分別寫出實現下列移位寄存器的程序： 以f(x)為聯接多項式的DSR； 以f(x)為聯接多項式的LFSR。 可供選擇的聯接多項式： f1(x)=1+x+x4+x6+x30； f2(x)=1+ x3+ x31； f3(x)=1+ x6+ x31； f4(x)=1+ x7+ x31； f5(x)=1+ x13+ x31；
標簽： 27
上傳時間： 2015-07-13
上傳用戶：xiaodu1124
簡化DFA-對于一確定型自動機M=(K,Σ,Δ,s, F)，設p,q ∈K,若對于任一字符串w,由p沿w可達某終點當且僅當由q沿w可達某終點,則說p,q等價，記為p≡q。而且，≡的一個等價類恰好就是狀態數最少的確定型自動機的一個狀態
上傳時間： 2013-12-23
上傳用戶：yzhl1988
一個有趣的卡諾圖劃簡程序。學生可自己填充卡諾圖，并自己化簡。程序可自動評定是否正確，并可列出所有的化簡方法。
上傳時間： 2015-08-13
上傳用戶：xymbian
關于simu1: 在simlink運行之前的初始化過程中，完成了信道時延和幅度的估計，多徑合成權系數估計 多徑合成采用可選EG/MR/MMSE合成 信道可選白噪聲信道AWGN和IEEE80.215.3a UWB標準信道模型(CM1-CM4)但為了簡化， 這里采用了IEEE80.215.3a給出了信道模型中的仿真數據包(如果你是作超寬帶的，信道模型程序和數據可從IEEE80.215.3a網站獲取) 和大部分仿真一樣，模型中的Eb/No指的是單比特信息符號攜帶的能量和噪聲的比例，監督的講，在AWGN信道中，Eb/No為4.31db時,誤碼率0.01 關于zslsimu直接運行simuuwb.m可看到結果) 顯然和simu1一樣，只是增加了.m文件，修改.m文件中的重要參數:多徑數、PN序列長度、PN序列、單個信息碼元寬度Tb(單位ns)、每個脈沖寬度Tc(單位ns)、系統的仿真精度Ts(單位ns)、仿真時間 chanidx=1:1是因為考慮信道數據文件太大，不好上傳，想得到精確的仿真，同一個信道類型(chantype)，最好仿真100次實現，信道文件可由UWB標準組織下載
上傳時間： 2015-08-14
上傳用戶：3到15
基于ARM7TDMI內核的芯片里多數硬件模塊都是可配置的，需要由軟件來設置其需要的工作狀態。因此在用戶的應用程序之前，需要由專門的一段代碼來完成對系統的初始化。
上傳時間： 2013-12-27
上傳用戶：hzy5825468
這是使用JAXX開發的電子便箋SNote的升級版本SNote2. 相對于版本1,添加基于語意化的便箋頭 優化了搜索功能,速度更快. 對于使用Swing開發的程序員,本源碼的構架有一定參考價值. (壓縮包SNote2.zip中包括可執行部分snote2.0.zip及源碼snote_src.zip)
上傳時間： 2015-08-22
上傳用戶：aig85
實現了弧長參數化曲線，可獲得勻速，勻加速，勻減速運動時，曲線上點的坐標，并顯示，使用opengl顯示
標簽： 參數
上傳時間： 2014-08-29
上傳用戶：c12228
基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 9.1.1 由系統功能描述時序關系 9.1.2 流程圖的設計 9.1.3 系統功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細描述及仿真 9.1.6 功能模塊Verilog-HDL描述的模塊化方法 9.1.7 輸入檢測模塊的詳細描述及仿真 9.1.8 計數模塊的詳細描述 9.1.9 可編程單脈沖發生器的系統仿真 9.1.10 可編程單脈沖發生器的硬件實現 9.1.11 關于電路設計中常用的幾個有關名詞
標簽： Verilog-HDL 9.1 功能描述
上傳時間： 2015-09-16
上傳用戶：chfanjiang
基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設計的思路與流程 9.2.3 LCD顯示單元的硬件實現 9.2.4 可編程單脈沖數據的BCD碼化 9.2.5 task的使用方法 9.2.6 for循環語句的使用方法 9.2.7 二進制數轉換BCD碼的硬件實現 9.2.8 可編程單脈沖發生器與顯示單元的接口 9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現 9.2.10 編譯指令-"文件包含"處理的使用方法
標簽： Verilog-HDL LCD 9.2 顯示單元
上傳時間： 2014-06-23
上傳用戶：xc216
