亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

可調(diào)發(fā)聲器

  • clock_spliter 採用彈性設計 , 可調整週期寬度.

    clock_spliter 採用彈性設計 , 可調整週期寬度.

    標簽: clock_spliter

    上傳時間: 2013-12-27

    上傳用戶:TF2015

  • P89V51RD2具有一個可編程的看門狗定時器(WDT)

    P89V51RD2具有一個可編程的看門狗定時器(WDT),可用于系統故障安全保護,防止軟件死鎖和自動恢復。WDT在CPU落入軟件運行失控的情況下可作為一種恢復的方法。P89V51RD2有兩個特殊功能寄存器WDTC(地址0xC0)和WDTD(地址0x85)用于看門狗功能,有關這兩個寄存器的詳細注解參見

    標簽: P89 89V V51 RD2

    上傳時間: 2016-06-12

    上傳用戶:huql11633

  • 記時器中斷的匯編語言程序 可設定時間的倒計時定時器,可手動設置倒計時時間

    記時器中斷的匯編語言程序 可設定時間的倒計時定時器,可手動設置倒計時時間

    標簽: 時器 中斷 倒計時定時器 手動

    上傳時間: 2013-12-20

    上傳用戶:13215175592

  • 使用Verilog語言編寫的使用SPI總線設置頻率LM2346,可通過設置其R寄存器對其輸出頻率進行設置(需相應的射頻電路相配合)。

    使用Verilog語言編寫的使用SPI總線設置頻率LM2346,可通過設置其R寄存器對其輸出頻率進行設置(需相應的射頻電路相配合)。

    標簽: Verilog 2346 SPI LM

    上傳時間: 2017-04-08

    上傳用戶:二驅蚊器

  • flash,做點對點移動,殘影+可調整速度

    flash,做點對點移動,殘影+可調整速度

    標簽: flash 速度

    上傳時間: 2017-04-22

    上傳用戶:lizhizheng88

  • 可編程彩色光頻轉換器TCS230在61單片機上的應用

    可編程彩色光頻轉換器TCS230在61單片機上的應用

    標簽: TCS 230 可編程 61單片機

    上傳時間: 2017-05-04

    上傳用戶:jhksyghr

  • Signal.txt存儲的是信號一信號二交替存儲的數據??芍苯佑梦谋揪?輯器打開查看。 Signal1.txt存儲的是信號一的數據。可直接用文本編輯器打開查看。

    Signal.txt存儲的是信號一信號二交替存儲的數據??芍苯佑梦谋揪?輯器打開查看。 Signal1.txt存儲的是信號一的數據??芍苯佑梦谋揪庉嬈鞔蜷_查看。 Signal2.txt存儲的是信號二的數據??芍苯佑梦谋揪庉嬈鞔蜷_查看。

    標簽: Signal txt 存儲 信號

    上傳時間: 2013-12-19

    上傳用戶:ukuk

  • 一種可變位速率的位同步器的設計與仿真

    大部分傳統的位同步器是針對固定位速率遙測系統來設計的,這不能滿足一些可變位速率遙測接收機的需求。因此,提出一種基于FPGA實現的位同步器的設計,它能適應不同位速率的遙測系統。同時,對這種位同步器的實現進行了仿真,驗證其正確性和可實現性。

    標簽: 速率 位同步器 仿真

    上傳時間: 2013-11-01

    上傳用戶:qb1993225

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • 基于FPGA的PWM控制多重逆變器的設計與實現

    逆變器在自動控制系統、電機交流調速、電力變換以及電力系統控制中都起著重要的作用;各系統對逆變器的性能需求也越來越高。PWM控制多重逆變器正是基于這些需求,實現可變頻、調壓、調相、低諧波、高穩定性的解決方案。 PWM控制逆變器通過對每個脈沖寬度進行控制,以達到控制輸出電壓和改善輸出波形的目的;多重逆變器則是把幾個矩形波逆變器的輸出組合起來起來形成階梯波,從而消除諧波;PWM控制多重逆變器綜合上述兩種技術的特點,非常適合于應用在對諧波、電壓輸出及穩定性要求比較高的場合。電力半導體技術和集成電路技術的快速發展,使得多重逆變器的控制、實現成為可能。 本文首先分析風力發電系統對逆變器的要求,從多重逆變器理論和PWM逆變器理論出發,提出同步式PWM控制電壓型串聯多重逆變器系統解決方案。本方案也可以應用在逆變電源、交流電機調速及電力變換領域中。 文中建立了一個多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調的多重逆變器的PWM控制,且能完成逆變器故障運行下的保護與告警。并在MATLAB/SIMULINK環境下對算法模型進行仿真與分析。 在比較了現有PWM發生解決方案的基礎上,本文提出了一個基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統實現方案。并給出一個主要由FPGA、ADC/DAC、驅動與保護電路、逆變器主回路及其他外圍電路構成的多重逆變器系統解決方案。實驗結果表明,此方案系統結構簡單、可行,很好完成上述多重逆變器的PWM控制算法。

    標簽: FPGA PWM 控制 多重

    上傳時間: 2013-06-28

    上傳用戶:wmwai1314

主站蜘蛛池模板: 县级市| 揭西县| 全州县| 扶沟县| 毕节市| 镇赉县| 甘德县| 永丰县| 江津市| 台北县| 彭山县| 新郑市| 永新县| 永善县| 云浮市| 牙克石市| 六盘水市| 青冈县| 长宁县| 定日县| 萨迦县| 巫山县| 白玉县| 张北县| 镶黄旗| 水富县| 克东县| 当雄县| 利辛县| 安仁县| 隆化县| 鹤岗市| 资溪县| 岚皋县| 上饶市| 内丘县| 广平县| 广元市| 格尔木市| 山西省| 台安县|