盤式永磁電機因其較高的轉矩密度和良好的動態響應特性，在各種驅動、伺服和控制領域得到了迅速的推廣和應用。本文針對盤式永磁同步電動機的設計展開研究，所做工作主要包括以下幾個部分： 首先，從電機的主要尺寸方程入手將盤式永磁電機和徑向永磁電機的轉矩密度進行了比較，得到了兩種電機轉矩密度的變化關系。推導了六相盤式永磁同步電動機的電樞反應電抗、槽漏抗等的計算公式，同時也給出了這些參數相應的有限元計算方法，兩種計算結果基本一致。并且在對多極少齒結構電機的漏磁系數進行研究的基礎上，總結了該類電機的漏磁系數的計算方法。 其次，采用了針對六相電機的22極24槽結構，使得電機的主要尺寸減小，電機定子沖槽、電樞下線等工藝要求降低。利用有限元法和傅立葉分析求解對永磁體的形狀進行優化，可使得永磁電機氣隙磁密波形畸變率減小，進而降低的轉矩波動。定量分析了不同定子槽口寬度對空載反電動勢波形和齒槽轉矩的影響規律。 通過對盤式永磁電機的磁場分布特點的研究，編寫了分環法盤式永磁電機電磁設計程序。通過對樣機設計值與實驗值比較，不斷對盤式永磁電動機的電磁程序進行完善和修正，目前已經形成了一個比較實用可靠的CAD軟件。 對盤式永磁電機轉子盤體進行剛度計算，并且也對電機的定子進行了固有頻率的計算，保證了電機的可靠運行。 最后，在上述研究的基礎上，本文設計制造了一臺5kW的雙定子單轉子結構的盤式永磁同步電動機樣機并做了詳細的實驗，實驗結果與理論分析基本一致。
上傳時間： 2013-07-29
上傳用戶：acon
本文對高性能、大容量可調AC-DC直流開關電源進行了研究。文章詳細分析了高性能、大容量可調AC-DC直流開關電源的工作原理，并提出了主電路和控制電路的詳細設計方案。在此基礎上，完成了整個系統的硬件電路設計和軟件程序的編制，并對電源裝置的硬件和軟件進行了調試和修改。在分析原理的基礎上，本文從三相橋式不控整流、全橋變換器、高頻變壓器、濾波電路等環節對該系統的主電路進行了闡述，同時探討了該電源系統實現大容量的解決方案，即采用多個電源模塊并聯運行。本文還探討了多個電源模塊并聯運行時的自動均流技術,并詳細介紹了基于平均值的自動均流電路。在電壓調節環節上，詳細分析了基于SG1525控制芯片的PWM控制電路。本文研制的直流開關電源具有輸出電壓可調、輸出電流大、紋波小等特點，而且還具有換檔、遠程控制等功能。它主要用于各種直流電機性能測試，實驗結果表明它基本達到設計要求，從而驗證了理論分析的正確性，具有廣闊的應用前景。
上傳時間： 2013-07-31
上傳用戶：851197153
隨著市場經濟和現代化工業的發展，能源短缺和環境污染，已經成為制約人類社會健康發展的兩大重要因素。新能源的開發與利用愈來愈受到重視，太陽能以其清潔環保、蘊藏豐富等優點逐步得到了開發利用。光伏逆變電源作為太陽能利用中主要的能量變換裝置，是目前研究和發展的重要環節。 本課題研究的是可并網三相光伏逆變電源，以追求體積小、效率高、精度大、方便實用為目的，采用了DC—HFAC—DC—LFAC三級功率傳輸架構，設計中使用了SPWM技術、SVPWM技術、內高頻環技術、DSP數字控制技術和數字鎖相環技術等前沿實用技術。 直流DC—DC變換器采用內高頻環技術，既實現了電氣隔離又大大的減小了裝置體積。這一部分本文不做涉及，本文所涉及的內容為本系統的DC—AC逆變電源部分，本論文的主要內容如下： 首先，分析了幾種DC—AC逆變器的主電路拓撲結構，根據其優缺點與實際應用需要，選擇三相四橋臂結構作為本文主電路結構，滿足了電網負載的不平衡性。在選擇了三相四橋臂結構的基礎上，選取兩種最新的SVM控制方法：基于三態滯環的瞬時空間電流相量控制法與二維空間矢量控制法，對兩種方法作出詳細分析比較，根據實用性原則，選取二維空間矢量控制法作為本文的控制方法。 其次，選取了主控芯片TI公司的TMS320F2812，電路中的功能盡量數字化實現，既控制了電路體積，又大大提高了系統的安全性與可靠性。設計了本系統的控制電路、驅動電路、緩沖電路、保護電路、濾波器電路等系統電路，本系統所有硬件電路均設計完畢。為了驗證設計的正確性，大部分電路都用ORCAD—Pspice仿真軟件進行仿真驗證，小部分電路搭建實際電路，設計電路都能達到系統設計要求。 隨后，簡單介紹了DSP編程環境CCS。詳細分析了SVPWM的工作原理，并給出二維空間矢量法在DSP中的實現方法。介紹幾種MPPT方法，并選取本課題所選用的方法。 最后，給出系統仿真，分析了重點模塊，得到了仿真結果。 關鍵詞：光伏并網電源、空間矢量脈寬調制、內高頻環、三相四橋臂
上傳時間： 2013-05-19
上傳用戶：520
脈沖電暈法煙氣脫硫脫硝技術是利用電暈放電產生的高能電子與中性分子碰撞，產生自由基和活性粒子，在有氨加入的條件下，將SO2、NOx轉化為硫銨和硝銨。根據現有脈沖電暈法電源設備不能大規模工業化實踐應用的缺點，設計了一種新型的高頻高壓交直流疊加的脫硫脫硝電源。 本文重點介紹了交、直流電源的工作原理，對電源中的串聯諧振情況進行了具體的分析，交流電源采用串聯負載串聯諧振的工作方式，直流電源采用并聯負載串聯諧振的工作方式。通過變壓器升壓和諧振升壓，可使交流電壓的上升率大于200V/us，直流電壓可達到上萬伏。同時計算了電源的主要參數，為實驗打下基礎。為了進一步提高交流電壓的頻率，針對感性負載，采用全橋移相軟開關控制策略，為開關器件提供零電壓關斷條件。通過理論分析、仿真及實驗對軟、硬開關過程及損耗進行比較，證明軟開關對提高開關頻率的促進作用。 為方便對交、直流電壓幅值進行調節，設計了電源控制系統，采用兩個數字PID控制器，能同時對二者的幅值進行控制，并以液晶和鍵盤作為人機交互界面，方便用戶的操作。 交直流疊加的電源可以使反應器產生穩定、寬范圍、有效的流光。交流電壓使放電增強，產生的自由基多，氧化脫除量增加。直流基壓驅使正離子和電子離開流光通道，自由基分布更廣，與SO2等接觸面增加，增強脫硫脫硝效果。 本文也對脫硫脫硝系統的電磁干擾情況進行分析，并采用接地、屏蔽、隔離等方法提高系統的電磁兼容性能。
上傳時間： 2013-04-24
上傳用戶：6546544
可編程邏輯器件使用參考資料。 解答可編程器件使用中的常見問題。 供參考。
上傳時間： 2013-05-19
上傳用戶：thh29
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
無線傳感器網絡（Wireless Sensor Networks，WSN）是由大量傳感器節點組成，這些節點部署在監測區域內通過無線通信方式，形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息，并發送給觀察者，可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。 媒體訪問控制（Medium Access Control，MAC）協議處于無線傳感器網絡協議的物理層和路由層之間，用于在傳感器節點間公平有效地共享通信媒介，對傳感器網絡的性能有較大影響。與傳統無線網絡不同，提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議，討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802．15．4的MAC協議，并在此基礎上，通過NS2平臺對MAC層協議進行了仿真，研究不同網絡負荷下信道訪問機制的各個參數對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能，諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進行時序仿真驗證，最終下載到自主設計Altera公司的Cyclone開發板中。 對設計的驗證采取的是由里及外的方式，先對系統主模塊的功能進行驗證，然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試，最終通過測試，驗證了該設計的功能。測試結果表明，該模塊能滿足無線傳感器網絡低速率應用環境的需要，具有優良的擴展性能，達到了預期的設計目標。
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準，其優秀性使之成為過去十年應用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容，建立系統級設計方案，設計FPGA原型芯片，并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面： 1.完成解碼系統的體系結構的設計，采用了自頂而下的設計方法，實現系統的功能單元的劃分；根據其視頻解碼的特點，確定解碼器的控制方式；把視頻數據分文幀內數據和幀間數據，實現兩種數據的并行解碼。 2.實現了具體模塊的設計：根據本文研究的要求，在比特流格式器模塊設計中提出了特有的解碼方式；在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現，大大減少了變長數據解碼的時間；IQ、IDCT模塊采用流水的設計方法，減少數據計算的時間：運動補償模塊，針對模塊數據運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件，通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證，取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述，通過了現場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試，本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
隨著數碼技術的不斷發展，數字圖像處理的應用領域不斷擴大，其實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統的圖像顯示系統必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩定性問題。本設計脫離高清晰工業相機必須與PC連接才可以觀看到高清晰圖像的束縛，實現系統的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現Bayer格式到RGB格式轉換的設計方案，完成由黑白圖像到高清彩色圖像的轉換，用SDRAM作緩存，輸出標準VGA信號，可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看，與模擬相機740X576分辨率(480線)圖像相比，設計圖像畫質相當于1280X1024分辨率(750線)，最高幀率25fps，整個結構應用FPGA作為主控制器，用少量的緩存代替傳統的大容量存儲，加快了運算速率，減小了電路規模，滿足圖像實時處理的要求，使展現出來的視頻圖像得到質的飛躍。可以廣泛應用于工業控制和遠程監控等領域。 論文研究的重點是采用altera公司EP2C芯片前端驅動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現了基于FPGA的實時線性插值算法，能夠對輸入是每像素8bit、分辨率為1280×1204的Bayer模式圖像數據進行實時重構，輸出彩色RGB圖像。由端口FIFO作為數據緩沖，存儲一幀圖像到高速SDRAM，構建VGA顯示控制器，實現對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結構包括電源模塊單元等、CMOS成像單元、FPGA數據處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對系統進行了調試。經實驗驗證，系統達到了實時性，能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統資源很少，用較少的時間完成了圖像數據的轉換，提高了效率。
上傳時間： 2013-06-08
上傳用戶：zhengjian
