現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
數控沖床送料系統主要用于與沖床實現配套，在沖孔過程中按照程序設定控制板料移動和沖床沖孔，實現沖孔的高度自動化。自動送料機構作為沖壓加工生產實現自動化的最基本的要求，它的自動化程度高低，直接影響著沖壓生產效率以及沖壓生產整體自動化水平，只有其自動化程度與沖壓設備相匹配甚至高于沖壓設備，才能夠實現沖壓生產的完全自動化。 嵌入式系統是繼IT網絡技術之后，又一個新的發展方向，由于嵌入式系統自身的優點，現在已經廣泛應用到軍事國防、消費電子、工業控制等各個領域。隨著電子、計算機、自動控制以及精密機械與測試技術的不斷提高和發展，自動送料裝置也在隨著數控機床的發展而在迅速發展和演變。而隨著嵌入式微處理器的發展，嵌入式系統也開始運用到數控沖床自動送料系統中來。 本文采用目前廣泛使用的32位ARM微處理器，Samsung公司基于ARM920T的S3C2440A作為系統的主控制器，該處理器主要面向嵌入式設備，具有性價比高、功耗低的特點，并且在嵌入式Linux操作系統下可移植性好，具有較強的控制能力和豐富的片內資源。該系統能實現數控沖床的自動送料，軟硬件結構簡單，定位精度高，操作簡單方便，具有良好的人機界面。論文首先根據生產實際要求和控制系統設計原則，確定了送料系統的軟硬件總體設計方案。硬件方面，在S3C2440A的基礎上擴展了NANDFlash、NORFlash、SDRAM、LCD觸摸屏模塊，并設計了X、Y軸電機及其驅動電路。軟件方面，選用Linux操作系統，在此基礎上構建了嵌入式Linux開發環境，實現了Bootloader、Linux內核、YAFFS根文件系統的移植，選用Qt/Embeded設計系統的操作界面，給出了系統各個模塊的程序設計，包括人機界面、速度預處理、插補模塊和電機控制部分，文章對系統的軟硬件的抗干擾技術也專門做了介紹。隨后，文章還介紹了積分分離的PID控制算法，并通過使用matlab對電機控制進行仿真，驗證了該算法的可行性。 文章在最后對整個設計進行了總結和展望，指出了系統存在的問題和一些可以改進的地方。
上傳時間： 2013-06-28
上傳用戶：love1314
本文以正在研制的某新型電臺為應用背景，研究在電臺上使用觸摸屏的硬件設計方法和軟件實現途徑。 觸摸屏是人機交互發展的方向。目前已在多種領域得到了廣泛地應用，而使用觸摸屏代替按鍵在無線電臺上實現人機交互功能目前尚不多見。在無線電臺上使用觸摸屏可以盡可能地減少電臺的體積，同時采用常見的Windows風格的操作系統，可以使電臺不僅易于攜帶，也更便于操作。 本文的研究是基于ARM的硬件平臺和Windows CE的軟件平臺。硬件平臺的內核模塊采用ARM920T核的S3C2410嵌入式處理器，外部包含64M的SDRAM和64M的NAND Flash；硬件平臺還集成了LCD，觸摸屏等人機接口，同時提供了USB主控制器接口、SD卡擴展接口和RS232接口。平臺技術先進，結構合理，功能較完備，整體性、可擴充性強。 在此硬件平臺的基礎上，本文深入分析了基于Windows CE軟件平臺的構建，對應用開發所涉及工具軟件作了介紹，并依據應用開發的需要定制了Windows CE內核。本文對LCD、觸摸屏和USB的驅動程序作了深入研究，并在此基礎上初步涉及了Windows CE應用程序開發，實現了電臺操作界面，實現了基本的數據錄入與輸出功能。
上傳時間： 2013-07-26
上傳用戶：fandeshun
Linux設備驅動程序的開發工作涉及到相當多的系統內核細節，對開發人員的要求很高。由于缺乏必要的可重用性，一個新設備的驅動程序的開發速度也很緩慢。為了簡化其開發流程和提高已有代碼的可重用性，該文將C+
上傳時間： 2013-04-24
上傳用戶：vendy
傳統的數控系統采用的大多是專用的封閉式結構，它能提供給用戶的選擇有限，用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展，數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢，本文致力于建立一個適合現場加工特征的開放結構數控平臺，使系統具備軟硬件可重構的柔性特征，同時把監控診斷和網絡模塊融入數控系統的框架體系之內，滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上，引入可重構的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心，配以系統所需的外圍模塊；軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心，開發所需要的應用軟件，將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點，而且具有良好的可移植性和軟硬件可裁減性，便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理，合理分配控制系統的管理任務，開發系統的底層驅動程序和應用程序。 最后，本文總結了系統的開發工作，并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法，以指引后續研究工作。
上傳時間： 2013-04-24
上傳用戶：gcs333
在超深亞微米技術工藝下，布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate Array，FPGA)布線資源的預先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型，并且給出了該模型的數學計算公式；提出將元件之間的層次距離轉化為線長的方法，實現了基于線網模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎接口，并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
軟件通信體系架構(SCA)可以實現一個具有開放性、標準化、模塊化的通用軟件無線電平臺，從而使軟件無線電平臺的成本得到顯著降低，應用靈活性得到極大增強。雖然SCA通過CORBA機制很好地解決了通用處理器設備波形組件的互連互通和可移植問題，但是這種機制不能很好地適用于FPGA這種專用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統中的作用越來越突出。因此，如何在SCA系統中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當前軟件無線電研究領域中一個非常重要的研究課題。 論文首先通過對現有的旨在解決FPGA波形可移植性的協議和規范進行了研究，深入分析了它們的優缺點。接下來對MHAL規范、CP289協議、OCP接口規范中的方法加以融合和優化，提出了新的FPGA可移植波形結構。這個結構既為FPGA波形設計了標準的通信接口，又實現了波形應用的分離，同時還通過OCP接口實現了波形組件運行環境的標準化，真正實現了波形的可移植。 其次，論文根據提出的波形結構，結合CP289協議中的操作要求，在原本過于簡單的MHAL消息格式的基礎上進行了細化，同時具體給出了MHAL消息封裝結構和MHAL消息解析結構的處理流程，實現了FPGA波形在SCA系統中的標準通信。論文通過對CP289協議的深入研究，結合實際工程應用，提出了具體化的容器結構，并進一步進行了容器中組件控制模塊、互連模塊和本地服務模塊的設計，實現了波形應用的分離。論文以OCP規范為基礎，依據CP289協議中對組件接口的約束，設計了幾種典型的組件OCP接口，使得波形組件設計與系統實現相分離，并真正實現了波形運行環境的標準化。 最后，論文根據所設計的波形結構和組件接口設計了一個FPGA驗證波形，通過波形的實現，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗證了論文所設計的FPGA波形是與SCA兼容的。另外，通過對波形組件移植試驗，驗證了所設計的波形結構和組件接口能夠為波形組件提供很好的可移植性。
上傳時間： 2013-04-24
上傳用戶：moonkoo7
數字容性隔離器的應用環境通常包括一些大型電動馬達、發電機以及其他產生強電磁場的設備。暴露在這些磁場中，可引起潛在的數據損壞問題，因為電勢（EMF，即這些磁場形成的電壓）會干擾數據信號傳輸。由于存在這種潛在威脅，因此許多數字隔離器用戶都要求隔離器具備高磁場抗擾度 (MFI)。許多數字隔離器技術都聲稱具有高 MFI，但容性隔離器卻因其設計和內部結構擁有幾乎無窮大的MFI。本文將對其設計進行詳細的介紹。
上傳時間： 2013-10-26
上傳用戶：litianchu
本電路提供一種擴展AD7745/AD7746容性輸入范圍的方法。同時，還說明如何充分利用片內CapDAC，使范圍擴展系數最小，從而優化電路，實現最佳性能。AD7745具有一個電容輸入通道，AD7746則有兩個通道。每個通道均可配置為單端輸入或差分輸入方式。
上傳時間： 2013-11-21
上傳用戶：天誠24
