<strike id="q4u48"></strike>
無人機(jī)大氣數(shù)據(jù)的采集和處理在無人機(jī)中占有很重要的位置和作用，它是保障飛機(jī)安全飛行以及保證地面控制和操縱人員正確引導(dǎo)飛機(jī)、順利完成飛行任務(wù)的關(guān)鍵所在。在目前廣泛應(yīng)用的無人機(jī)大氣數(shù)據(jù)測(cè)量系統(tǒng)中，多數(shù)采用單片機(jī)作為大氣數(shù)據(jù)處理計(jì)算機(jī)，但是單片機(jī)在高速數(shù)據(jù)采集和處理方面卻存在著抗干擾性差、速度慢等缺點(diǎn)，使測(cè)量系統(tǒng)的穩(wěn)定性和實(shí)時(shí)性受到了很大的影響。 本文采用FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)芯片作為大氣數(shù)據(jù)處理器，以大氣數(shù)據(jù)中的氣壓高度為例，介紹了一種基于FPGA技術(shù)的無人機(jī)氣壓高度測(cè)量系統(tǒng)。由于該測(cè)量系統(tǒng)中的FPGA數(shù)據(jù)處理器具有可靠性高、速度快、邏輯功能強(qiáng)等特點(diǎn)，有效地解決了單片機(jī)在高速無人機(jī)大氣數(shù)據(jù)測(cè)量系統(tǒng)中處理速度較慢、實(shí)時(shí)性較差的問題。 論文首先介紹了FPGA的基本結(jié)構(gòu)、工作原理、開發(fā)設(shè)計(jì)流程和FPGA編程所采用的VHDL硬件描述語言，還介紹了數(shù)字式大氣數(shù)據(jù)測(cè)量系統(tǒng)的基本組成和工作原理，并且詳細(xì)闡述了氣壓高度測(cè)量的原理和方法；然后提出了基于FPGA的無人機(jī)氣壓高度測(cè)量系統(tǒng)的整體設(shè)計(jì)，并對(duì)該測(cè)量系統(tǒng)各組成部分的硬件電路進(jìn)行詳細(xì)的分析和設(shè)計(jì)；隨后論文又介紹了氣壓高度測(cè)量系統(tǒng)中FPGA的相關(guān)軟件設(shè)計(jì)，并就FPGA內(nèi)部所設(shè)計(jì)的各功能模塊的作用、模塊內(nèi)部結(jié)構(gòu)和工作流程進(jìn)行詳細(xì)的論述；最后使用Modelsim和QuartusII仿真軟件對(duì)程序進(jìn)行功能和時(shí)序的仿真，以驗(yàn)證FPGA內(nèi)部各功能模塊和FPGA總體設(shè)計(jì)的正確性，并在所有仿真通過后將程序產(chǎn)生的配置文件下載到FPGA芯片中，在制作和安裝測(cè)量系統(tǒng)的電路板后對(duì)整個(gè)測(cè)量系統(tǒng)進(jìn)行實(shí)際的測(cè)試，將測(cè)試結(jié)果與理論值比較并分析測(cè)量系統(tǒng)的誤差來源。 根據(jù)系統(tǒng)測(cè)試的結(jié)果，本文驗(yàn)證了以FPGA芯片為核心的無人機(jī)氣壓高度測(cè)量系統(tǒng)的可行性，并對(duì)該測(cè)量系統(tǒng)提出了今后的進(jìn)一步改進(jìn)和完善的思路。
標(biāo)簽： FPGA 無人機(jī) 氣壓 測(cè)量系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：cx111111
隨著各種非線性電力電子設(shè)備的大量應(yīng)用，電網(wǎng)中的諧波污染日益嚴(yán)重。為了保證電力系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行，保證電氣設(shè)備和用電人員的安全，治理電磁環(huán)境污染、維護(hù)綠色環(huán)境，研究實(shí)時(shí)、準(zhǔn)確的電力諧波分析系統(tǒng)，對(duì)電網(wǎng)中的諧波進(jìn)行實(shí)時(shí)檢測(cè)、分析和監(jiān)控，都具有重要的理論和工程實(shí)際意義。 目前實(shí)際應(yīng)用的電力諧波分析系統(tǒng)大多是以單片機(jī)為核心組成。單片機(jī)運(yùn)行速度慢，實(shí)時(shí)性較差，不能滿足實(shí)際應(yīng)用中對(duì)系統(tǒng)實(shí)時(shí)性越來越高的要求。另外，單片機(jī)的地址線和數(shù)據(jù)線位數(shù)較少，這使得由單片機(jī)構(gòu)成的電力諧波分析系統(tǒng)外圍電路龐大，系統(tǒng)的可靠性和可維護(hù)性上都大打折扣。 本文首先研究了電力諧波的產(chǎn)生，危害及國內(nèi)外研究現(xiàn)狀，對(duì)電力諧波檢測(cè)中常用的各種算法進(jìn)行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統(tǒng)的特點(diǎn)，并分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性。綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應(yīng)用情況。 然后，對(duì)整個(gè)諧波處理器系統(tǒng)的框架及結(jié)構(gòu)進(jìn)行描述，包括系統(tǒng)的功能結(jié)構(gòu)分配，外圍硬件電路的結(jié)構(gòu)及軟件設(shè)計(jì)流程。其后，針對(duì)系統(tǒng)外圍硬件電路、FFTIP核設(shè)計(jì)和SOPC系統(tǒng)的組建，進(jìn)行詳細(xì)的分析與設(shè)計(jì)。系統(tǒng)采用NiosⅡ處理器核和FFT運(yùn)算協(xié)處理器相結(jié)合的結(jié)構(gòu)。FFT運(yùn)算用專門的FFT運(yùn)算協(xié)處理器核完成，使得系統(tǒng)克服的單片機(jī)系統(tǒng)實(shí)時(shí)性差和速度慢的缺點(diǎn)。FFTIP核采用現(xiàn)在ASIC領(lǐng)域的一種主流硬件描述語言VHDL進(jìn)行編寫，采用順序的處理結(jié)構(gòu)和IEEE浮點(diǎn)標(biāo)準(zhǔn)運(yùn)算，具有系統(tǒng)簡(jiǎn)單、占用硬件資源少和高運(yùn)算精度的優(yōu)點(diǎn)。諧波分析儀系統(tǒng)組建采用SOPC系統(tǒng)。SOPC系統(tǒng)具有可對(duì)硬件剪裁和添加的特點(diǎn)，使得系統(tǒng)的更簡(jiǎn)單，應(yīng)用面更廣，專用性更強(qiáng)的優(yōu)點(diǎn)。最后，給出了對(duì)系統(tǒng)中各模塊進(jìn)行仿真及系統(tǒng)生成的結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：cy_ewhat
指紋識(shí)別作為生物特征識(shí)別的一種，在身份識(shí)別上有著其他手段不可比擬的優(yōu)越性：人的指紋具有唯一性和穩(wěn)定性；隨著指紋傳感器性能的提高和價(jià)格的降低．指紋的采集相對(duì)容易；指紋識(shí)別算法已經(jīng)比較成熟
標(biāo)簽： 指紋識(shí)別 算法 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-28
上傳用戶：chongcongying
隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。 本文設(shè)計(jì)了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個(gè)系統(tǒng)采用了自頂向下的設(shè)計(jì)方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計(jì)各個(gè)大模塊中的子模塊。 首先，利用FPGA對(duì)專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對(duì)SAA7111A的控制，并通過設(shè)計(jì)圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)并采集的功能。 其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時(shí)序和地址配置空間等，設(shè)計(jì)了簡(jiǎn)化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語言設(shè)計(jì)了程序，完成了簡(jiǎn)化邏輯的PCI接口設(shè)計(jì)在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實(shí)現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計(jì)的靈活性。 再次，設(shè)計(jì)了WINDOWS下對(duì)PCI接口的驅(qū)動(dòng)程序。驅(qū)動(dòng)程序可以選擇不同的方法來完成，當(dāng)然每個(gè)方法都有自己的特點(diǎn)，對(duì)幾種主要設(shè)計(jì)驅(qū)動(dòng)程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對(duì)配置空間的設(shè)計(jì)、系統(tǒng)端口和內(nèi)存映射的設(shè)計(jì)、中斷服務(wù)的設(shè)計(jì)等，用VC++語言編寫了驅(qū)動(dòng)程序。 最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計(jì)了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲(chǔ)到硬盤中。本系統(tǒng)中，這部分設(shè)計(jì)是利用Altera公司提供的IP核來完成壓縮的，同時(shí)還用VHDL語言在FPGA上設(shè)計(jì)了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲(chǔ)到硬盤中。
上傳時(shí)間： 2013-06-01
上傳用戶：程嬰sky
在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時(shí)性很高，大約要在一個(gè)距離單元的時(shí)間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時(shí)的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實(shí)現(xiàn)這些算法雖然精度可以達(dá)到，但是實(shí)時(shí)性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實(shí)現(xiàn)。FPGA在數(shù)字信號(hào)處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號(hào)處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實(shí)現(xiàn)一些函數(shù)和運(yùn)算。針對(duì)以上幾點(diǎn)，本文提出了利用CORDIC算法，基于FPGA來實(shí)現(xiàn)雷達(dá)信號(hào)處理和圖像顯示的算法研究，用硬件來實(shí)現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對(duì)數(shù)等基本函數(shù)和運(yùn)算，把他們?cè)O(shè)計(jì)成為可重用的IP core，這樣可以滿足實(shí)時(shí)性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時(shí)間，在一定程度上降低研究的難度。 圍繞雷達(dá)信號(hào)處理和圖像顯示，本次課題設(shè)計(jì)主要做了如下工作： 1．對(duì)CORDIC算法進(jìn)行分析和研究，以及它在雷達(dá)信號(hào)處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行精度和速度分析。 4．對(duì)雷達(dá)信號(hào)處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5．從實(shí)例分析IP core的特點(diǎn)，對(duì)算法研究的影響和IP core在雷達(dá)信號(hào)處理和圖像顯示中的應(yīng)用。 最終在實(shí)踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實(shí)現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實(shí)現(xiàn)一些基本函數(shù)和運(yùn)算，在雷達(dá)信號(hào)處理與圖像顯示中起到很大的作用。
標(biāo)簽： FPGA 雷達(dá)信號(hào)處理 圖像顯示
上傳時(shí)間： 2013-07-16
上傳用戶：steele
文中簡(jiǎn)單闡述了紅外輻射機(jī)理，論述了紅外焦平面陣列技術(shù)的發(fā)展?fàn)顩r。紅外成像系統(tǒng)，尤其是紅外焦平面陣列，由于探測(cè)器材料和制造工藝的原因，各像素點(diǎn)之間的靈敏度存在差別，甚至存在一些缺陷點(diǎn)，各個(gè)探測(cè)單元特征參數(shù)不完全一致，因而存在著較大的非均勻性，降低了圖像的分辨率，影響了紅外成像系統(tǒng)的有效作用距離。實(shí)時(shí)非均勻性校正是提高和改善紅外圖像質(zhì)量的一項(xiàng)重要技術(shù)。 論文建立了描述其非均勻性的數(shù)學(xué)模型，分析了紅外焦平面陣列非均勻性產(chǎn)生的原因及特點(diǎn)，討論了幾種常用的非均勻性校正的方法，指出了其各自的優(yōu)缺點(diǎn)和適應(yīng)場(chǎng)合。 根據(jù)紅外探測(cè)器光譜響應(yīng)的特點(diǎn)和基于參考源的兩點(diǎn)溫度非均勻性校正理論，采用FPGA+DSP實(shí)現(xiàn)紅外成像系統(tǒng)實(shí)時(shí)非均勻性兩點(diǎn)校正，設(shè)計(jì)完成了相應(yīng)的紅外焦平面陣列非均勻性校正硬件電路。對(duì)該系統(tǒng)中各個(gè)模塊的功能及電路實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述，并給出了相應(yīng)的結(jié)構(gòu)框圖。同時(shí)給出了該圖像處理器的部分軟件流程圖。該方法動(dòng)態(tài)范圍大而且處理速度快，適用于紅外成像系統(tǒng)實(shí)時(shí)的圖像處理場(chǎng)合。實(shí)踐表明，該方案取得了較為滿意的結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：shinnsiaolin
FPGA作為近年來集成電路發(fā)展中最快的分支之一，有關(guān)它的研究和應(yīng)用得到了迅速的發(fā)展。傳統(tǒng)的FPGA采用靜態(tài)配置的方法，所以在它的應(yīng)用生命周期中，它的功能就不能夠再改變，除非重新配置。動(dòng)態(tài)重配置系統(tǒng)在系統(tǒng)工作的過程中改變FPGA的結(jié)構(gòu)，包括全局重配置和局部重配置。其中的局部動(dòng)態(tài)重配置系統(tǒng)有著ASIC以及靜態(tài)配置FPGA無法比擬的優(yōu)勢(shì)。而隨著支持局部位流配置以及動(dòng)態(tài)配置的商用FPGA的推出，使對(duì)局部動(dòng)態(tài)重配置系統(tǒng)和應(yīng)用的研究有了最基本的硬件支撐條件。而Internet作為無比強(qiáng)大的網(wǎng)絡(luò)已經(jīng)滲入到各種應(yīng)用領(lǐng)域之中。 本文首先提出了一個(gè)完整的基于Internet的FPGA局部動(dòng)態(tài)可重配置系統(tǒng)的方案。然后針對(duì)方案的各個(gè)組成部分，分別進(jìn)行了描述。首先是介紹了FPGA的基本概況，包括它的發(fā)展歷史、結(jié)構(gòu)、應(yīng)用領(lǐng)域、發(fā)展趨勢(shì)等。然后介紹了對(duì)一個(gè)包含局部動(dòng)態(tài)重配置模塊的FPGA系統(tǒng)的設(shè)計(jì)過程，包括重配置模塊的定義、設(shè)計(jì)的流程、局部位流的產(chǎn)生等。接下來對(duì)．FPGA的配置方法以及配置解決方案進(jìn)行描述，包括幾種可選擇的配置模式，其中有一些適用于靜態(tài)配置，另外一些可以用于動(dòng)態(tài)局部配置，．以及作為一個(gè)系統(tǒng)的配置解決方案。最后系統(tǒng)要求從Internet服務(wù)器上下載重配置模塊的位流并且完成對(duì)FPGA的配置，根據(jù)這個(gè)要求，我們?cè)O(shè)計(jì)了相應(yīng)的嵌入式解決方案，包括如何設(shè)計(jì)一個(gè)基于VxWorks的嵌入式應(yīng)用軟件實(shí)現(xiàn)FTP功能，并說明如何通過JTAGG或者ICAP接口由嵌入式CPU完成對(duì)FPGA的局部配置。
標(biāo)簽： FPGA 局部 動(dòng)態(tài)可重配置
上傳時(shí)間： 2013-04-24
上傳用戶：william345
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測(cè)試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究?jī)?nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究?jī)?nèi)容。 第二章敘述了線性調(diào)頻信號(hào)脈沖壓縮的基本原理，對(duì)系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對(duì)各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對(duì)其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對(duì)輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對(duì)系統(tǒng)的測(cè)試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對(duì)VHDL代碼的聯(lián)合仿真測(cè)試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測(cè)試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號(hào) 脈沖壓縮
上傳時(shí)間： 2013-07-01
上傳用戶：lingduhanya
確保產(chǎn)品之制造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)范, 以利制造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi). “PCB Layout Rule” Rev1.60 (發(fā)文字號(hào)： MT-8-2-0029)發(fā)文后, 尚有訂定不足之處, 經(jīng)補(bǔ)充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 規(guī)范內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)范”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)范”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)范”:為制造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)范”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故制造希望R&D及采購在購買異形零件時(shí)能顧慮制造的需求, 提高自動(dòng)置件的比例. (5) “零件包裝建議規(guī)范”:,零件taping包裝時(shí), taping的公差尺寸規(guī)范,以降低拋料率.
標(biāo)簽： PCB 華碩 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-04-24
上傳用戶：vendy
隨著我國信息化發(fā)展進(jìn)程加快，信息化覆蓋面擴(kuò)大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴(yán)重。同時(shí)，信息安全及其對(duì)經(jīng)濟(jì)發(fā)展、國家安全和社會(huì)穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來，受到越來越多的關(guān)注。在和平年代，通過對(duì)信息載體進(jìn)行大規(guī)模的物理破壞，從而達(dá)到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標(biāo)對(duì)準(zhǔn)了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患，同時(shí)也是破壞信息安全的一個(gè)突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對(duì)計(jì)算機(jī)數(shù)據(jù)的竊取，保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個(gè)符合ATA-6標(biāo)準(zhǔn)的接口，串接在主板IDE接口和硬盤之間。存儲(chǔ)在硬盤上的數(shù)據(jù)，是經(jīng)過加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個(gè)方面的內(nèi)容：FPGA及VHDL語言的研究，ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對(duì)ATA協(xié)議做了細(xì)致的研究，分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議，并在此基礎(chǔ)上，重點(diǎn)研究了用FPGA的編程功能來實(shí)現(xiàn)一個(gè)計(jì)算機(jī)硬件底層接口協(xié)議的方法，詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖，提出了在實(shí)現(xiàn)過程中應(yīng)注意的要點(diǎn)，最終用FPGA構(gòu)建了一個(gè)雙向IDE硬盤通道，實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標(biāo)簽： FPGA 硬盤 加密卡 中的應(yīng)用
上傳時(shí)間： 2013-08-02
上傳用戶：Ants
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
