可計算性與計算復(fù)雜性課件是計算機(jī)學(xué)科研究生階段的必修課程，非常重要，有助于對計算機(jī)理論的學(xué)習(xí)
上傳時間： 2016-05-10
上傳用戶：kristycreasy
介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號處理嵌入式系統(tǒng)的設(shè)計方案及設(shè)計實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時性強(qiáng)、集成度高以及軟硬件可編程易于系統(tǒng) 擴(kuò)展及重構(gòu)的特點(diǎn)。
上傳時間： 2016-05-11
上傳用戶：youmo81
clock_spliter 採用彈性設(shè)計 , 可調(diào)整週期寬度.
標(biāo)簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
針對雙基陣提供的有偏方位角量測信息,對雙基陣純方位目標(biāo)可觀測性的必要條件及其Cramer-Rao下限 進(jìn)行了理論推導(dǎo).在此基礎(chǔ)上,采用一種新的輔助變量方法對雙基陣純方位跟蹤性能進(jìn)行改進(jìn),并在可觀測條件下對 目標(biāo)進(jìn)行了蒙特卡洛仿真實(shí)驗(yàn).實(shí)驗(yàn)結(jié)果表明,新的輔助變量方法可以使參數(shù)估計精度大大提高,并且上述理論對制 定實(shí)際的跟蹤策略或算法具有一定的參考價值
標(biāo)簽： Cramer-Rao 雙基 方位角 變量
上傳時間： 2016-05-24
上傳用戶：changeboy
點(diǎn)陣顯示,可用于許多場所,方便且視覺性很好,請大家來看看!
標(biāo)簽： 點(diǎn)陣顯示 家
上傳時間： 2013-12-14
上傳用戶：linlin
用JAVA實(shí)現(xiàn)購物框程序,通過對JAVA面向?qū)ο笏枷氲纳钊肜斫?采用JAVABEAN思想設(shè)計了GOOD類,又采用了MVC設(shè)計模式,實(shí)現(xiàn)了各個功能的分離,提高了代碼的可讀性和可重用性!
標(biāo)簽： JAVA JAVABEAN GOOD MVC
上傳時間： 2016-06-09
上傳用戶：gaojiao1999
數(shù)字存儲器和混合信號超大規(guī)模集成電路 本書系統(tǒng)地介紹了數(shù)字、存儲器和混合信號VLSI系統(tǒng)的測試和可測試性設(shè)計。該書是根據(jù)作者多年的科研成果和教學(xué)實(shí)踐，結(jié)合國際上關(guān)注的最新研究熱點(diǎn)并參考大量的文獻(xiàn)撰寫的。全書共分三個部分。第一部分是測試基礎(chǔ)，介紹了測試基本概念、測試設(shè)備、測試經(jīng)濟(jì)學(xué)和故障模型。第二部分是測試方法，詳細(xì)論述了組合和時序電路的測試生成、存儲器測試、基于DSP和基于模塊的模擬與混合信號測試、延遲測試和IDDQ測試等。第三部分是可測試性設(shè)計，包括掃描設(shè)計、BIST、邊界掃描測試、模擬測試總線標(biāo)準(zhǔn)和基于IP芯核的SOC（System on a chip）測試。
標(biāo)簽： VLSI 數(shù)字 存儲器 混合信號
上傳時間： 2013-11-26
上傳用戶：hullow
各種電機(jī)的DSP控制源程序,方便簡單,可移植性強(qiáng)
上傳時間： 2014-01-20
上傳用戶：youlongjian0
NASM是一個為可移植性與模塊化而設(shè)計的一個80x86的匯編器。它支持相當(dāng)多的目標(biāo)文件格式，包括Linux和 NetBSD/FreeBSD , a.out , ELF , COFF ,微軟16位的 OBJ 和 Win32 。它還可以輸出純二進(jìn)制文件。它的語法設(shè)計得相當(dāng)?shù)暮啙嵰锥?，和Intel語法相似但更簡單。它支持 Pentium , P6 , MMX , 3DNow! , SSE and SSE2 指令集
上傳時間： 2014-08-09
上傳用戶：Andy123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
