產品型號：VK2C21A/B/C/D 產品品牌：VINKA/永嘉微/永嘉微電 封裝形式：SOP28/24/20/16 裸片:DICE（邦定COB）/COG（邦定玻璃用） 產品年份：新年份 聯 系 人：許碩 Q Q：191 888 5898 聯系手機：18898582398（信） 原廠直銷，工程服務，技術支持，價格最具優勢！QT459 VK2C21A/B/C/D概述： VK2C21是一個點陣式存儲映射的LCD驅動器，可支持最大80點（20SEGx4COM）或者最大128點（16SEGx8COM）的LCD屏。單片機可通過I2C接口配置顯示參數和讀寫顯示數據，也可通過指令進入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產品。 特點： ★ 工作電壓 2.4-5.5V ★ 內置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內置顯示RAM為20x4位、16x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關顯示和關振蕩器進入）
標簽： VK2C21 VK2C21A VK2C21B VK2C21C VK2C21D LCD抗干擾段碼屏驅動 段碼屏驅動抗干擾
上傳時間： 2022-06-09
上傳用戶：2937735731
(1) 、用下述兩條具體規則和規則形式實現.設大寫字母表示魔王語言的詞匯 小寫字母表示人的語言詞匯 希臘字母表示可以用大寫字母或小寫字母代換的變量.魔王語言可含人的詞匯. (2) 、B→tAdA A→sae (3) 、將魔王語言B(ehnxgz)B解釋成人的語言.每個字母對應下列的語言.
上傳時間： 2013-12-30
上傳用戶：ayfeixiao
產品型號：VK2C21A/B/C/D 產品品牌：VINKA/永嘉微/永嘉微電 封裝形式：SOP28/24/20/16 裸片:DICE（邦定COB）/COG（邦定玻璃用） 產品年份：新年份 聯 系 人：許碩 原廠直銷，工程服務，技術支持，價格最具優勢！QT374 VK2C21A/B/C/D概述： VK2C21是一個點陣式存儲映射的LCD驅動器，可支持最大80點（20SEGx4COM）或者最大128點（16SEGx8COM）的LCD屏。單片機可通過I2C接口配置顯示參數和讀寫顯示數據，也可通過指令進入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產品。 特點： ★ 工作電壓 2.4-5.5V ★ 內置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內置顯示RAM為20x4位、16x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關顯示和關振蕩器進入）
標簽： LCD VK2C 抗干擾 21 高穩定 顯示驅動 驅動 芯片
上傳時間： 2022-04-08
上傳用戶：2937735731
產品型號：VK2C21A/B/C/D 產品品牌：VINKA/永嘉微/永嘉微電 封裝形式：SOP28/24/20/16 裸片:DICE（邦定COB）/COG（邦定玻璃用） 產品年份：新年份 聯 系 人：許碩 原廠直銷，工程服務，技術支持，價格最具優勢！ VK2C21A/B/C/D概述： VK2C21是一個點陣式存儲映射的LCD驅動器，可支持最大80點（20SEGx4COM）或者最大128點（16SEGx8COM）的LCD屏。單片機可通過I2C接口配置顯示參數和讀寫顯示數據，也可通過指令進入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產品。 特點： ★ 工作電壓 2.4-5.5V ★ 內置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內置顯示RAM為20x4位、16x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關顯示和關振蕩器進入）
標簽： 21 VK2C C21 LCD VK2 VK 2C 存儲器 多功能 映射
上傳時間： 2022-04-08
上傳用戶：2937735731
產品型號：VK2C23A/B 產品品牌：VINKA/永嘉微/永嘉微電 封裝形式：LQFP64/48 裸片:DICE（邦定COB）/COG（邦定玻璃用） 產品年份：新年份 聯 系 人：許碩 原廠直銷，工程服務，技術支持，價格最具優勢！QT394 VK2C23A/B概述： VK2C23A/B是一個點陣式存儲映射的LCD驅動器，可支持最大224點（56SEGx4COM）或者最大416點（52SEGx8COM）的LCD屏。單片機可通過I2C接口配置顯示參數和讀寫顯示數據，也可通過指令進入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產品。 特點： ★ 工作電壓 2.4-5.5V ★ 內置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內置顯示RAM為56x4位、52x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關顯示和關振蕩器進入）
標簽： VK2C I2C LCD 23 抗干擾 高穩定 接口 控制 驅動IC
上傳時間： 2022-04-16
上傳用戶：2937735731
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
RADIUS 服務器介紹 RADIUS服務器支持標準的RADIUS協議，并支持設備提供商自己定義的擴展RADIUS屬性,具有高穩定性、高性能、高度可配置性、高負荷量等特點，是寬帶網絡運營商理想的認證、授權、計費服務器。 特 點 ◆ 支持多種接入方式 PPPoE接入、DHCP+Web接入、專線接入、無線和有線LAN或WAN基于IEEE802.1x的接入 ◆ 支持多種認證類型 PPPoE用戶帳號認證、計算機網卡MAC地址認證、計算機IP地址認證、卡用戶認證、專線用戶認證、 用戶VLAN ID認證等等。 ◆ 支持多種認證方式 PPP PAP認證、PPP CHAP認證、PPP MS-CHAP認證、Unix系統認證、PAM認證、ARAP認證、LDAP認證、EAP/MD5和EAP/TLS認證。 ◆ 支持多種上網控制方式 上網時長控制、上網時段控制、累積時長控制、空閑時長控制、帶寬控制。 ◆ 支持漫游特性 A城市的用戶在B城市上網，可將用戶計費信息發往A城市的RADIUS服務器。
上傳時間： 2013-11-28
上傳用戶：ynzfm
1. 下列說法正確的是 （ ） A. Java語言不區分大小寫 B. Java程序以類為基本單位 C. JVM為Java虛擬機JVM的英文縮寫 D. 運行Java程序需要先安裝JDK 2. 下列說法中錯誤的是 ( ) A. Java語言是編譯執行的 B. Java中使用了多進程技術 C. Java的單行注視以//開頭 D. Java語言具有很高的安全性 3. 下面不屬于Java語言特點的一項是( ) A. 安全性 B. 分布式 C. 移植性 D. 編譯執行 4. 下列語句中，正確的項是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上傳時間： 2017-01-04
上傳用戶：netwolf
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
本電路提供一種擴展AD7745/AD7746容性輸入范圍的方法。同時，還說明如何充分利用片內CapDAC，使范圍擴展系數最小，從而優化電路，實現最佳性能。AD7745具有一個電容輸入通道，AD7746則有兩個通道。每個通道均可配置為單端輸入或差分輸入方式。
上傳時間： 2013-11-21
上傳用戶：天誠24
