數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應(yīng)用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-19
上傳用戶：sjyy1001
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復(fù)雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊?。?）學習了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
上傳時間： 2013-07-22
上傳用戶：Divine
DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運算,在各種數(shù)字信號處理中起著核心作用
上傳時間： 2013-08-04
上傳用戶：wangdean1101
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數(shù))基準.網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟地實現(xiàn)安全性支持.FPGA是實現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點及關(guān)鍵部分的設(shè)計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
由于集成電路產(chǎn)業(yè)在中國的飛速發(fā)展,FPGA設(shè)計技術(shù),作為一種靈活性很強的芯片設(shè)計技術(shù),在國內(nèi)得到廣泛的應(yīng)用.由于芯片的可升級性和開發(fā)自主知識產(chǎn)權(quán)芯片的必要性,在北京郵電大學寬帶通信網(wǎng)絡(luò)實驗室開發(fā)的三層以太網(wǎng)交換機項目中,以太網(wǎng)口和ATM口之間的數(shù)據(jù)通道的實現(xiàn)上采用了FPGA設(shè)計方法.該文主要集中在ATM口之間的數(shù)據(jù)通道的HEC頭校驗的FPGA實現(xiàn).并完成了硬件設(shè)計、配置、硬件測試聯(lián)調(diào)工作以及論文撰寫工作.硬件的設(shè)計和開發(fā)基于Protel99和Tornado/VxWorks,軟件的設(shè)計和開發(fā)采用了標準的VHDL語言,開發(fā)環(huán)境是WINDOWS,開發(fā)工具是Xilinx公司的iSE4.1i集成開發(fā)環(huán)境.隨著網(wǎng)絡(luò)設(shè)備的發(fā)展,位于網(wǎng)絡(luò)邊緣的設(shè)備將會變得更加靈巧,更加迎合網(wǎng)絡(luò)發(fā)展的需要,在網(wǎng)絡(luò)設(shè)備上越來越多地引入了網(wǎng)絡(luò)處理器.我們實驗室和Intel建立了聯(lián)合實驗室,在此基礎(chǔ)上,我們要把網(wǎng)絡(luò)處理器評估板硬件上,運行軟件,使其成為路由器,首先要加載的就是網(wǎng)絡(luò)路由協(xié)議.由于Linux的開放源代碼,所以我們決定采用Linux做嵌入式系統(tǒng),在上面運行zebra的路由協(xié)議.Zebra是linux上面的開放源代碼的路由軟件.
標簽： FPGA 協(xié)議 網(wǎng)絡(luò)處理器
上傳時間： 2013-07-08
上傳用戶：yhm_all
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標準、組網(wǎng)靈活方便、管理功能強大等優(yōu)點獲得越來越廣泛的應(yīng)用.但是在某些對傳輸容量需求不大的場合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會造成帶寬浪費.相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對客戶不同需要設(shè)計不同的方案,在某些特定的接入場合具有一定的優(yōu)勢.本課題根據(jù)現(xiàn)實的需要,提出并設(shè)計了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時提供12路E1的透明傳輸和一個線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢.本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識,然后詳細闡述了本系統(tǒng)的方案設(shè)計,對所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計,以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實現(xiàn)4路E1信號到1路二次群信號的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號通過碼速變換到25.344M,進行映射.3.將三路二次群信號和變換過的以太網(wǎng)MII信號進行5b6b編解碼,以利于在光纖上傳輸.4.高速時提取時鐘采用XILINX的CDR方案.并對接收到的信號經(jīng)過5b6b解碼后,分接出各路信號.
標簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時間： 2013-07-23
上傳用戶：lansedeyuntkn
嵌入式系統(tǒng)是將先進的計算機技術(shù)、半導(dǎo)體技術(shù)和電子技術(shù)與各個行業(yè)的具體應(yīng)用相結(jié)合的產(chǎn)物。目前，嵌入式系統(tǒng)己經(jīng)廣泛應(yīng)用到工業(yè)、交通、能源、通信、科研、醫(yī)療衛(wèi)生、國防以及日常生活等領(lǐng)域，并不斷朝著體積小，功能強的方向發(fā)展。嵌入式系統(tǒng)不同于原來的單片機系統(tǒng)，它不僅有自己的操作系統(tǒng)，上層應(yīng)用程序，而且還具備網(wǎng)絡(luò)通信和信息管理的功能。 ARM體系的處理器是目前嵌入式系統(tǒng)中使用最廣泛的處理器。它采用了RISC技術(shù)，具有尋址方式簡單，寄存器多，指令長度固定等的特點使得它的處理速度快，執(zhí)行效率高。由于Linux對于ARM技術(shù)的支持，具有內(nèi)核可裁減，網(wǎng)絡(luò)功能強大，代碼開放的特點，把Linux應(yīng)用到嵌入式系統(tǒng)中，能充分發(fā)揮ARM和Linux的優(yōu)勢。 論文以“掌上中文語言學習系統(tǒng)”項目為依托，以ARM體系處理器和Ljnux操作系統(tǒng)的嵌入式系統(tǒng)為基礎(chǔ)，構(gòu)建一個掌上語言學習設(shè)備。 論文首先進行了開發(fā)環(huán)境的設(shè)計與搭建，對開發(fā)主機進行TFTP服務(wù)器、NFS服務(wù)器、minicom串口通信和GNU交叉工具鏈進行配置。實現(xiàn)了針對NAND閃存的U-Boot啟動程序的建立，并對Linux操作系統(tǒng)內(nèi)核進行了移植工作。最后利用圖形界面系統(tǒng)MiniGUI和遠程調(diào)試技術(shù)實現(xiàn)了掌上語言學習的軟件功能。
標簽： Linux ARM 嵌入式 學習系統(tǒng)
上傳時間： 2013-07-24
上傳用戶：jiangfire
隨著我國經(jīng)濟建設(shè)的快速發(fā)展，人們的生活消費水平也越來越高，對餐飲業(yè)的服務(wù)質(zhì)量和服務(wù)方式也不斷地提出新的要求?；谟嬎銠C處理和無線通信技術(shù)的餐飲服務(wù)系統(tǒng)應(yīng)運而生，本文就基于ARM9的無線餐飲服務(wù)終端系統(tǒng)進行了研究和開發(fā)，通過對終端的操作，實現(xiàn)無線點菜功能。 在參考閱讀了大量信息資料的基礎(chǔ)上，確定了以嵌入式系統(tǒng)為終端、基于微功率短距離無線通信技術(shù)進行無線通信的整體設(shè)計方案。嵌入式系統(tǒng)成本低、體積小、功耗低且可靠性高，是開發(fā)餐飲服務(wù)終端系統(tǒng)的絕佳選擇，而微功率短距離無線通信技術(shù)開發(fā)容易，成本低廉。所以本課題選擇ARM嵌入式開發(fā)板和短距離RF無線數(shù)據(jù)傳輸模塊作為開發(fā)餐飲服務(wù)終端的硬件。 本文配置了適合嵌入式系統(tǒng)開發(fā)的交叉編譯環(huán)境，在此環(huán)境下，通過對系統(tǒng)引導(dǎo)程序的配置、對Linux內(nèi)核的裁減和對root文件系統(tǒng)的定制，開發(fā)了基于本平臺的嵌入式Linux操作系統(tǒng)；用C語言編寫了基于無線數(shù)據(jù)傳輸模塊的無線通信應(yīng)用程序，通過數(shù)據(jù)發(fā)送和數(shù)據(jù)接收，實現(xiàn)了點菜數(shù)據(jù)在餐飲服務(wù)終端和服務(wù)器之間的無線傳輸；設(shè)計了點菜終端的圖形用戶界面，操作者可在此界面上進行點菜操作，實現(xiàn)點菜功能。 在開發(fā)過程中，對Linux操作系統(tǒng)的內(nèi)核源碼、運行和管理機制進行了深入研究，就啟動代碼的更改和內(nèi)核的裁減進行了探討和開發(fā)；應(yīng)用程序采用共享內(nèi)存的Linux多線程技術(shù)進行功能處理，就線程管理問題的進行了分析探討。
標簽： ARM 無線 服務(wù) 終端系統(tǒng)
上傳時間： 2013-06-12
上傳用戶：壞壞的華仔
進入20世紀90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計都有其特殊的應(yīng)用場合與特定功能，這也是嵌入式系統(tǒng)與通剛的計算機系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統(tǒng)平臺，并完成了系統(tǒng)的硬件設(shè)計和PCI(Peripheral Component Interconnect)橋的固件設(shè)計。設(shè)計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計原則，并進行全面的電路仿真試驗，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點，并充分考慮到用戶的需要，擴展了多種常用的外部設(shè)備接口以及藍牙無線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下： 1．完全自主設(shè)計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺?；谠撚布脚_，可以實現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計實踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計原則及設(shè)計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計，在ARM硬件平臺上成功擴展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3．完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設(shè)計?；诖藴y試卡，可以實現(xiàn)對系統(tǒng)中的PCI通訊功能進行有效測試，以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運行。本系統(tǒng)的設(shè)計完成，使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒炂脚_，用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實踐教學。
標簽： CPLD ARM 擴展 嵌入式系統(tǒng)設(shè)計
上傳時間： 2013-05-22
上傳用戶：sztfjm
邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的標準化可測試性設(shè)計方法，它提供了對電路板上元件的功能、互連及相互間影響進行測試的一種新方案，極大地方便了系統(tǒng)電路的測試。本文基于IEEE 1149.1標準剖析了JTAG邊界掃描測試的精髓，分析了其組成，功能與時序控制等關(guān)鍵技術(shù)。 應(yīng)用在FPGA芯片中的邊界掃描電路側(cè)重于電路板級測試，兼顧芯片功能測試，同時提供JTAG下載方式。針對在FPGA芯片中的應(yīng)用特點，設(shè)計了一種邊界掃描電路，應(yīng)用于自行設(shè)計的FPGA結(jié)構(gòu)之中。除了基本的測試功能外，加入了對FPGA芯片進行配置、回讀以及用戶自定義測試等功能。 通過仿真驗證，所設(shè)計的邊界掃描電路可實現(xiàn)FPGA芯片的測試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標準的規(guī)定，達到設(shè)計要求。
標簽： JTAG FPGA 邊界掃描 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
