目前網(wǎng)路流行的網(wǎng)頁遊戲（travian）,配合firefox排程外掛，可以協(xié)助玩家計(jì)算建築物排程，本程式為javascript+xml方式，適合ajax初學(xué)者使用學(xué)習(xí)，請務(wù)必掛於伺服器中才能穩(wěn)定執(zhí)行
上傳時(shí)間： 2016-08-05
上傳用戶：ls530720646
這是一個(gè)求數(shù)獨(dú)遊戲的m-file 在matlab的命令窗口 鍵入>> sudo7 或者run sudo7 的m-file 之後在 9x9 的方格內(nèi) 填入 數(shù)獨(dú)的問題 按下 "計(jì)算是否有解" 的功能鍵 若不是存在多組的解，則可以 按下 "顯示結(jié)果" 的功能鍵， 也可以載入作者測試的"date1"或"date2" 但不可載入及修改"condition"
標(biāo)簽： m-file sudo7 matlab gt
上傳時(shí)間： 2016-11-18
上傳用戶：waizhang
中文自然語言處理相關(guān)程式，包括中文字頻統(tǒng)計(jì)及Jensen-Shannon Divergence計(jì)算程式，並包含古典文獻(xiàn)範(fàn)例
標(biāo)簽： 程式
上傳時(shí)間： 2014-11-27
上傳用戶：熊少鋒
[Damerau–Levenshtein distance] vb.net程式碼，內(nèi)含兩Function，一個(gè)計(jì)算距離，一個(gè)計(jì)算相似度。
標(biāo)簽： Levenshtein distance Damerau net
上傳時(shí)間： 2013-12-15
上傳用戶：nanshan
探討電容可以使用的壽命，以便cost down
標(biāo)簽： 電容元件
上傳時(shí)間： 2015-06-28
上傳用戶：任金霞2018
數(shù)値計(jì)算 how to write code
標(biāo)簽： 數(shù)値計(jì)算
上傳時(shí)間： 2015-11-08
上傳用戶：depsyq
FPGA的作用與簡介.pdf1. 什么是 FPGA ? 一個(gè) FPGA 是一種包含有一個(gè)可重配置的門陣列邏輯電路矩陣的設(shè)備。通過配置， FPGA 的內(nèi)部電路以一定方式相連接，從而創(chuàng)建了軟件應(yīng)用的一個(gè)硬件實(shí)現(xiàn)。與處 理器不同，F(xiàn)PGA 使用專用硬件進(jìn)行邏輯處理，而不具有操作系統(tǒng)。FPGA 在本質(zhì) 上是完全并行的，故不同的處理操作不必競爭相同的資源。因此，增加額外的處理 時(shí)，應(yīng)用某一部分的性能不會受影響。而且，多個(gè)控制循環(huán)可以以不同的速率在單 個(gè) FPGA 設(shè)備上運(yùn)行。基于 FPGA 的控制系統(tǒng)可以加強(qiáng)關(guān)鍵互鎖邏輯，也可以通 過設(shè)計(jì)防止操作人員強(qiáng)奪 I/O。然而，不同于擁有固定硬件資源的硬連接的印制電 路板（PCB）設(shè)計(jì)，基于 FPGA 的系統(tǒng)可以完全重新連接其內(nèi)部電路，以支持控制 系統(tǒng)在現(xiàn)場部署后可以重新配置。FPGA 設(shè)備提供了專用硬件電路所特有的性能與 可靠性。 單個(gè) FPGA 可以通過在單個(gè)集成電路（IC）芯片上集成數(shù)百萬個(gè)邏輯門以代替數(shù) 以千計(jì)的分立元件。一個(gè) FPGA 芯片的內(nèi)部資源包括一個(gè)被 I/O 組塊環(huán)圍的可配置 邏輯組塊（CLB）矩陣。在 FPGA 矩陣內(nèi)，信號通過可編程的互連開關(guān)和連線傳遞。 CompactRIO 入門教程 2 CompactRIO 入 門 教 程 圖 2.FPGA 芯片的內(nèi)部構(gòu)造
標(biāo)簽： fpga
上傳時(shí)間： 2022-02-18
上傳用戶：
經(jīng)典FGPA學(xué)習(xí)書籍 Xilinx FPGA設(shè)計(jì)權(quán)威指南 Vivado集成設(shè)計(jì)環(huán)境全書共分8章，內(nèi)容包括： Vivado設(shè)計(jì)導(dǎo)論、Vivado工程模式和非工程模式設(shè)計(jì)流程、Vivado調(diào)試流程、基于IP的嵌入式系統(tǒng)設(shè)計(jì)流程、Vivado HLS設(shè)計(jì)流程、System Generator設(shè)計(jì)流程、Vivado部分可重配置設(shè)計(jì)流程和Vivado高級設(shè)計(jì)技術(shù)。本書參考了Xilinx公司提供的Vivado最新設(shè)計(jì)資料，理論與應(yīng)用并重，將Xilinx公司最新的設(shè)計(jì)方法貫穿在具體的設(shè)計(jì)實(shí)現(xiàn)中。本書可作為使用Xilinx Vivado集成開發(fā)環(huán)境進(jìn)行FPGA設(shè)計(jì)的工程技術(shù)人員的參考用書，也可作為電子信息類專業(yè)高年級本科生和研究生的教學(xué)用書，同時(shí)也可作為Xilinx公司的培訓(xùn)教材。 本書全面系統(tǒng)地介紹了Xilinx新一代集成開發(fā)環(huán)境Vivado的設(shè)計(jì)方法、設(shè)計(jì)流程和具體實(shí)現(xiàn)。
上傳時(shí)間： 2022-06-10
上傳用戶：
LabView實(shí)用技巧系列視頻 -LabVIEW2009-2010破解工具 -LabView資料.zip 116.4MLabVIEW與機(jī)器人科技創(chuàng)新活動.zip 1.63GLabVIEW高級程序設(shè)計(jì).zip 335.1MLabVIEW高級編程與虛擬儀器工程應(yīng)用.zip 122.2MLabView寶典.zip 1.02GLabVIEW8.6中文版講解視頻（無聲音）.rar 264.9MLabVIEW2010.rar 863.7MLabVIEW 程序設(shè)計(jì)基礎(chǔ)與提高.zip 544.5M清華版labview教程12.25.rar 1MVB6_OPC_Client.rar 17KB9.VI的可重入性.avi 68.5M8.控件的輸入與輸出轉(zhuǎn)換.avi 55.2M7.VI本地化.avi 72.2M6.條件結(jié)構(gòu)的巧用.avi 133.6M5.數(shù)組和簇.avi 131.1M4.程序結(jié)構(gòu)中的分支結(jié)構(gòu)和順序結(jié)構(gòu).avi 69.8M3.程序結(jié)構(gòu)中的循環(huán)結(jié)構(gòu).avi 88.2M23.制作不規(guī)則圖形的子VI圖標(biāo).avi 52.7M22.界面設(shè)計(jì)技巧2.avi 57.6M21.界面設(shè)計(jì)技巧1.avi 86.3M20.用戶界面設(shè)計(jì)5.avi 71.4M2.多態(tài)VI的創(chuàng)建.avi 82.8M19.用戶界面設(shè)計(jì)4.avi 41.3M18.用戶界面設(shè)計(jì)3.avi 51.2M17.用戶界面設(shè)計(jì)2.avi 56.3M16.用戶界面設(shè)計(jì)1.avi 36.1M15.波形圖表、波形圖和XY圖表.avi 63.5M14.列表框控件添加圖標(biāo).avi 84.9M13.在文件夾下直接創(chuàng)建新的VI.avi 72.5M12.控件板和函數(shù)板的使用.avi 80.5M11.自定義控件.avi 44.2M10.VI屬性(下).avi 95.7M10.VI屬性(上).avi 85.3M1.VI的創(chuàng)建.avi 68.3M
上傳時(shí)間： 2022-06-14
上傳用戶：
AT89C52是美國ATMEL，公司生產(chǎn)的低電壓，高性能CMOS 8位單片機(jī)，片內(nèi)含8k bytes的可反復(fù)擦寫的Flash只讀程序存儲器和256 bytes的隨機(jī)存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，與標(biāo)準(zhǔn)MCS-51指令系統(tǒng)及8052產(chǎn)品引腳兼容，片內(nèi)置通用8位中央處理器（CPU）和Flash存儲單元，功能強(qiáng)大AT89C52單片機(jī)適合于許多較為復(fù)雜控制應(yīng)用場合主要性能參數(shù)：·與MCS-51產(chǎn)品指令和引腳完全兼容.8k字節(jié)可重擦寫Flash閃速存儲器.1000次擦寫周期靜態(tài)操作：OHz-24MHz·三級加密程序存儲器?256х8 hA部RAM?32編程1/0口線.3個(gè)16位定時(shí)/計(jì)數(shù)器?8個(gè)中斷源·程串行UART通道低功耗空閑和掉電模式·PO口：P0口是一組8位漏極開路型雙向1/0口，也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動8個(gè)TTL邏輯門電路，對端口P0寫"1"時(shí)，可作為高阻抗輸入端用.在訪問外部數(shù)據(jù)存儲器或程序存儲器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間滋活內(nèi)部上拉電阻.在Flash編程時(shí)，PO口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。
標(biāo)簽： at89c52
上傳時(shí)間： 2022-06-19
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
