計算用，省時省力又方便古力大家多多運用 計算用，省時省力又方便古力大家多多運用
標簽： 重疊電2016012
上傳時間： 2016-02-17
上傳用戶：栗子zxw
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
軟件無線電思想的出現帶來了接收機實現方式的革新。隨著近年來軟件無線電理論和應用趨于成熟與完善，軟件無線電技術已經被越來越廣泛地應用于無線通信系統和電子測量測試儀器中。數字下變頻技術作為軟件無線電的核心技術之一，在頻譜分析儀中也得到了越來越普遍的應用。 本人參與的手持式頻譜分析儀項目采用的是中頻數字化實現方式，可滿足輕巧，可重配置和低功耗的需求。數字化中頻的關鍵部件數字下變頻器DDC采用的是Intersil公司的ISL5216，這個器件和高性能FPGA共同組成手持頻譜儀的數字信號處理前端。這個數字前端就手持頻譜分析儀來說存在一定的局限性，ISL5216的信號處理帶寬單通道為1 MHz，4個通道級聯為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統集成度不高，ISL5216的功能要是集成到FPGA，可進一步提高系統集成度，降低物料成本和系統功耗。基于以上兩個方面的考慮，現正以手持頻譜分析儀項目為依托，基于Xilinx Spartan3A-DSP系列FPGA實現高速高處理帶寬的DDC。 本論文首先描述了數字下變頻基本理論和結構，對完成各級數字信號處理所涉及的數字正交變換、CORDIC算法、CIC、HB、多相濾波等關鍵算法做了適當介紹；然后介紹了當前主流FPGA的數字信號處理特性和其內部的DSP資源。接著詳細描述了數控振蕩器NCO、復數數字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設計和實現，并對各個模塊的不同實現方式作了對比和仿真測試數據作了分析。最后介紹了所設計DDC在手持頻譜分析儀中的主要應用。
上傳時間： 2013-04-24
上傳用戶：a155166
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發展趨勢，已成為通信系統設計的研究熱點。因此對基于軟件無線電的調制解調技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內插和抽取、帶通采樣、數字變頻等技術進行了分析與探討，為設計和實現8PSK調制解調器提供了非常重要的理論依據。然后，研究了8PSK調制解調技術，詳細論述了它們的基本概念和原理，提出了系統實現方案，在DSP+FPGA平臺上實現了8PSK信號的正確調制解調。文中著重研究了突發通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現，同時實現位同步和幀同步。并且對于突發通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環的頻偏檢測器，通過修改數控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結構簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調制解調器，根據信噪比和誤碼率來自適應的改變調制方式，以達到最佳的傳輸性能。
上傳時間： 2013-04-24
上傳用戶：mingaili888
近年來，隨著計算機、微電子、通信及網絡技術、信息技術的發展、數字化產品的普及，嵌入式系統滲透到了各個領域，已經成為計算機領域的一個重要組成部分，成為新興的研究熱點，嵌入式軟件也在整個軟件產業中占據了重要地位。一個好的調試工具對軟件產品質量和開發周期的促進作用是不言而喻的，使得嵌入式調試工具成為了人們關注的重點。目前使用集成開發環境配合JTAG調試器進行開發是目前采用最多的一種嵌入式軟件開發調試方式。國內在JTAG調試器開發領域中相對落后，普遍采用的是國外的工具產品。因此開發功能強大的嵌入式調試系統具有重要的實際意義。 當前嵌入式系統中尤其流行和值得關注的是ARM系列的嵌入式處理器。為此本課題的目標就是設計并實現一個應用于ARM平臺的JTAG調試系統。GDB是一個源碼開放的功能強大的調試器，可以調試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強，勝過絕大多數的商業調試內核，因此使用GDB不僅能夠保證強大的調試功能，同時可以降低調試系統的開發成本。為此本課題在對邊界掃描協議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調試協議RSP做了深入研究的基礎上，實現了GDB調試器對嵌入式JTAG調試的支持。此外設計中還把可重夠計算技術引入到硬件JTAG協議轉換器的開發設計中，使調試器硬件資源可復用、易于升級，并大大提高了數據的傳輸速度。從而實現了一個低成本的、高效的、支持源代碼級調試的JTAG調試系統。
上傳時間： 2013-08-04
上傳用戶：huangld
圖像增強技術是數字圖像處理領域中的一項重要內容，隨著數字圖像處理應用領域的不斷擴大，快速、實時圖像處理技術成為研究的熱點。超大規模集成電路技術的飛速發展為數字圖像實時處理技術提供了硬件基礎，尤其是FPGA(Field Programmable Gate Array，現場可編程門陣列)憑借其高速并行、可重配置的架構和基于查找表的獨特結構等優點使得在數字信號處理領域的應用持續上升。國內外，越來越多的實時圖像處理應用逐漸轉向FPGA平臺。 本文基于FPGA的圖像增強技術研究主要是針對空間域方法，這種方法是指在空間域內直接對像素灰度值進行運算處理，算法簡單并且存在并行性，非常適合于用硬件實現。FPGA可以靈活地實現并行、實時處理圖像數據，正是利用這一特點，本文提出了一種基于FPGA的圖像增強處理系統設計。該系統采用SOPC技術，完成圖像增強處理。文中給出了系統設計思路，并分析了該系統的結構及功能實現，說明了系統實現過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設計方法構造圖像增強處理功能模塊，利用硬件描述語言vHDL對圖像增強模塊進行電路描述，并進行設計優化、仿真，在生成系統配置文件后加載到FPGA上進行板級調試。完成了基于FPGA的圖像增強算法模塊的設計，重點設計實現了點運算增強處理模塊、中值濾波器模塊，并對中值濾波器進行了改進設計實現，采用FPGA完成了對圖像增強算法的硬件加速。
上傳時間： 2013-06-16
上傳用戶：songrui
本論文來自于863項目基于光互連自組織內存服務體系(簡稱MemoryBox)。本文主要研究Memory Box系統中基于可重配置計算架構，軟硬件攜同設計方法，在XILINX VIRTEX 2 Pro FPGA上設計實現嵌入式系統。由于嵌入式系統是Memory Box工作的平臺，所以硬件應具有良好的擴展性、靈活性，軟件應具有優良的穩定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發板。嵌入式系統軟硬件開發平臺選用的是Xilinx EDK、ISE。內核移植所用的交叉開發工具鏈為powerpc-405-linux-gnu。該交叉開發工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設計，其核心是EDK和ISE設計的SOPC工程；然后是嵌入式LINUX內核移植與調試；最后完成存儲管理軟件的設計。完全用硬件實現系統要求的各種存儲管理功能極其困難。而通過移植內核，存儲管理軟件以運行在Linux內核上的應用軟件的形式實現了其功能。存儲管理軟件要解決共享沖突，負載均衡，遠程內存與本地內存的地址一致性以及對海量內存陣列的重新編址等問題，設計出較完善的Memory Box的存儲管理模型。
上傳時間： 2013-06-11
上傳用戶：tyler
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時間： 2013-10-08
上傳用戶：王慶才
AT93C46/56/66是Atmel公司生產的低功耗、低電壓、電可擦除、可編程只讀存儲器，采用CMOS工藝技術制造并帶有３線串行接口，其容量分別為1kB/4kB，可重復寫100萬次，數據可保存100年以上。文中介紹了該存儲器的引腳功能和指令時序，給出了AT93C46/56/66和單片機的接口應用電路和軟件程序。
上傳時間： 2013-11-18
上傳用戶：2404
AVR單片機技術原理 AVR單片機介紹 單片機又稱單片微控制器，它是把一個計算機系統集成到一個芯片上，概括的講：一塊芯片就成了一臺計算機。單片機技術是計算機技術的一個分支,是簡易機器人的核心元件。 1997年,由ATMEL公司挪威設計中心的A先生與V先生利用ATMEL公司的Flash新技術, 共同研發出RISC精簡指令集的高速8位單片機，簡稱AVR。[編輯本段]AVR單片機的優勢特征 單片機已廣泛地應用于軍事、工業、家用電器、智能玩具、便攜式智能儀表和機器人制作等領域，使產品功能、精度和質量大幅度提升，且電路簡單，故障率低，可靠性高，成本低廉。單片機種類很多，在簡易機器人制作和創新中，為什么選用AVR單片機呢？ 一、簡便易學，費用低廉 首先，對于非專業人員來說，選擇AVR單片機的最主要原因，是進入AVR單片機開發的門檻非常低，只要會操作電腦就可以學習AVR單片機的開發。單片機初學者只需一條ISP下載線，把編輯、調試通過的軟件程序直接在線寫入AVR單片機，即可以開發AVR單片機系列中的各種封裝的器件。AVR單片機因此在業界號稱“一線打天下”。 其次，AVR單片機便于升級。AVR程序寫入是直接在電路板上進行程序修改、燒錄等操作，這樣便于產品升級。 再次，AVR單片機費用低廉。學習AVR單片機可使用ISP在線下載編程方式(即把PC機上編譯好的程序寫到單片機的程序存儲器中)，不需購買仿真器、編程器、擦抹器和芯片適配器等，即可進行所有AVR單片機的開發應用，這可節省很多開發費用。程序存儲器擦寫可達10000次以上，不會產生報廢品。 二、高速、低耗、保密 首先，AVR單片機是高速嵌入式單片機： 1、AVR單片機具有預取指令功能，即在執行一條指令時，預先把下一條指令取進來，使得指令可以在一個時鐘周期內執行。 2、多累加器型，數據處理速度快。AVR單片機具有32個通用工作寄存器，相當于有32條立交橋，可以快速通行。 3、中斷響應速度快。AVR單片機有多個固定中斷向量入口地址，可快速響應中斷。 其次，AVR單片機耗能低。對于典型功耗情況，WDT關閉時為100nA，更適用于電池供電的應用設備。有的器件最低1.8 V即可工作。 再次，AVR單片機保密性能好。它具有不可破解的位加密鎖Lock Bit技術，保密位單元深藏于芯片內部，無法用電子顯微鏡看到。 三、I/O口功能強,具有A/D轉換等電路 1. AVR單片機的I/O口是真正的I/O口，能正確反映I/O口輸入/輸出的真實情況。工業級產品，具有大電流(灌電流)10～40 mA,可直接驅動可控硅SCR或繼電器，節省了外圍驅動器件。 2. AVR單片機內帶模擬比較器，I/O口可用作A/D轉換，可組成廉價的A/D轉換器。ATmega48/8/16等器件具有8路10位A/D。 3. 部分AVR單片機可組成零外設元件單片機系統，使該類單片機無外加元器件即可工作，簡單方便，成本又低。 4. AVR單片機可重設啟動復位,以提高單片機工作的可靠性。有看門狗定時器實行安全保護,可防止程序走亂(飛),提高了產品的抗干擾能力。 四、有功能強大的定時器/計數器及通訊接口 定時/計數器T/C有8位和16位,可用作比較器。計數器外部中斷和PWM(也可用作D/A)用于控制輸出，某些型號的AVR單片機有3～4個PWM，是作電機無級調速的理想器件。 AVR單片機有串行異步通訊UART接口,不占用定時器和SPI同步傳輸功能,因其具有高速特性，故可以工作在一般標準整數頻率下,而波特率可達576K。
上傳時間： 2013-10-18
上傳用戶：二十八號
