卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計(jì)可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實(shí)現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運(yùn)用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證，Xilinx ISE8.2i時(shí)序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運(yùn)行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時(shí)間： 2013-06-24
上傳用戶：myworkpost
軟件無線電思想的出現(xiàn)帶來了接收機(jī)實(shí)現(xiàn)方式的革新。隨著近年來軟件無線電理論和應(yīng)用趨于成熟與完善，軟件無線電技術(shù)已經(jīng)被越來越廣泛地應(yīng)用于無線通信系統(tǒng)和電子測量測試儀器中。數(shù)字下變頻技術(shù)作為軟件無線電的核心技術(shù)之一，在頻譜分析儀中也得到了越來越普遍的應(yīng)用。 本人參與的手持式頻譜分析儀項(xiàng)目采用的是中頻數(shù)字化實(shí)現(xiàn)方式，可滿足輕巧，可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216，這個器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號處理前端。這個數(shù)字前端就手持頻譜分析儀來說存在一定的局限性，ISL5216的信號處理帶寬單通道為1 MHz，4個通道級聯(lián)為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統(tǒng)集成度不高，ISL5216的功能要是集成到FPGA，可進(jìn)一步提高系統(tǒng)集成度，降低物料成本和系統(tǒng)功耗?；谝陨蟽蓚€方面的考慮，現(xiàn)正以手持頻譜分析儀項(xiàng)目為依托，基于Xilinx Spartan3A-DSP系列FPGA實(shí)現(xiàn)高速高處理帶寬的DDC。 本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu)，對完成各級數(shù)字信號處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹；然后介紹了當(dāng)前主流FPGA的數(shù)字信號處理特性和其內(nèi)部的DSP資源。接著詳細(xì)描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設(shè)計(jì)和實(shí)現(xiàn)，并對各個模塊的不同實(shí)現(xiàn)方式作了對比和仿真測試數(shù)據(jù)作了分析。最后介紹了所設(shè)計(jì)DDC在手持頻譜分析儀中的主要應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：a155166
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設(shè)計(jì)的研究熱點(diǎn)。因此對基于軟件無線電的調(diào)制解調(diào)技術(shù)進(jìn)行深入細(xì)致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎(chǔ)入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)和實(shí)現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術(shù)，詳細(xì)論述了它們的基本概念和原理，提出了系統(tǒng)實(shí)現(xiàn)方案，在DSP+FPGA平臺上實(shí)現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關(guān)器實(shí)現(xiàn)，同時(shí)實(shí)現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設(shè)計(jì)了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結(jié)構(gòu)簡單，運(yùn)算量小，頻偏校正速度快，具有較好的實(shí)用性。其次，對相干解調(diào)的初始相位進(jìn)行糾正時(shí)，提出了一種簡單易行的CORDIC方法，同時(shí)對FPGA編程當(dāng)中的一些關(guān)鍵問題進(jìn)行了介紹。最后，設(shè)計(jì)了自適應(yīng)調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應(yīng)的改變調(diào)制方式，以達(dá)到最佳的傳輸性能。
標(biāo)簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
近年來，隨著計(jì)算機(jī)、微電子、通信及網(wǎng)絡(luò)技術(shù)、信息技術(shù)的發(fā)展、數(shù)字化產(chǎn)品的普及，嵌入式系統(tǒng)滲透到了各個領(lǐng)域，已經(jīng)成為計(jì)算機(jī)領(lǐng)域的一個重要組成部分，成為新興的研究熱點(diǎn)，嵌入式軟件也在整個軟件產(chǎn)業(yè)中占據(jù)了重要地位。一個好的調(diào)試工具對軟件產(chǎn)品質(zhì)量和開發(fā)周期的促進(jìn)作用是不言而喻的，使得嵌入式調(diào)試工具成為了人們關(guān)注的重點(diǎn)。目前使用集成開發(fā)環(huán)境配合JTAG調(diào)試器進(jìn)行開發(fā)是目前采用最多的一種嵌入式軟件開發(fā)調(diào)試方式。國內(nèi)在JTAG調(diào)試器開發(fā)領(lǐng)域中相對落后，普遍采用的是國外的工具產(chǎn)品。因此開發(fā)功能強(qiáng)大的嵌入式調(diào)試系統(tǒng)具有重要的實(shí)際意義。 當(dāng)前嵌入式系統(tǒng)中尤其流行和值得關(guān)注的是ARM系列的嵌入式處理器。為此本課題的目標(biāo)就是設(shè)計(jì)并實(shí)現(xiàn)一個應(yīng)用于ARM平臺的JTAG調(diào)試系統(tǒng)。GDB是一個源碼開放的功能強(qiáng)大的調(diào)試器，可以調(diào)試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標(biāo)板交換信息的能力相當(dāng)強(qiáng)，勝過絕大多數(shù)的商業(yè)調(diào)試內(nèi)核，因此使用GDB不僅能夠保證強(qiáng)大的調(diào)試功能，同時(shí)可以降低調(diào)試系統(tǒng)的開發(fā)成本。為此本課題在對邊界掃描協(xié)議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠(yuǎn)程調(diào)試協(xié)議RSP做了深入研究的基礎(chǔ)上，實(shí)現(xiàn)了GDB調(diào)試器對嵌入式JTAG調(diào)試的支持。此外設(shè)計(jì)中還把可重夠計(jì)算技術(shù)引入到硬件JTAG協(xié)議轉(zhuǎn)換器的開發(fā)設(shè)計(jì)中，使調(diào)試器硬件資源可復(fù)用、易于升級，并大大提高了數(shù)據(jù)的傳輸速度。從而實(shí)現(xiàn)了一個低成本的、高效的、支持源代碼級調(diào)試的JTAG調(diào)試系統(tǒng)。
標(biāo)簽： 嵌入式 調(diào)試系統(tǒng)
上傳時(shí)間： 2013-08-04
上傳用戶：huangld
圖像增強(qiáng)技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項(xiàng)重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴(kuò)大，快速、實(shí)時(shí)圖像處理技術(shù)成為研究的熱點(diǎn)。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)憑借其高速并行、可重配置的架構(gòu)和基于查找表的獨(dú)特結(jié)構(gòu)等優(yōu)點(diǎn)使得在數(shù)字信號處理領(lǐng)域的應(yīng)用持續(xù)上升。國內(nèi)外，越來越多的實(shí)時(shí)圖像處理應(yīng)用逐漸轉(zhuǎn)向FPGA平臺。 本文基于FPGA的圖像增強(qiáng)技術(shù)研究主要是針對空間域方法，這種方法是指在空間域內(nèi)直接對像素灰度值進(jìn)行運(yùn)算處理，算法簡單并且存在并行性，非常適合于用硬件實(shí)現(xiàn)。FPGA可以靈活地實(shí)現(xiàn)并行、實(shí)時(shí)處理圖像數(shù)據(jù)，正是利用這一特點(diǎn)，本文提出了一種基于FPGA的圖像增強(qiáng)處理系統(tǒng)設(shè)計(jì)。該系統(tǒng)采用SOPC技術(shù)，完成圖像增強(qiáng)處理。文中給出了系統(tǒng)設(shè)計(jì)思路，并分析了該系統(tǒng)的結(jié)構(gòu)及功能實(shí)現(xiàn)，說明了系統(tǒng)實(shí)現(xiàn)過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設(shè)計(jì)方法構(gòu)造圖像增強(qiáng)處理功能模塊，利用硬件描述語言vHDL對圖像增強(qiáng)模塊進(jìn)行電路描述，并進(jìn)行設(shè)計(jì)優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進(jìn)行板級調(diào)試。完成了基于FPGA的圖像增強(qiáng)算法模塊的設(shè)計(jì)，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了點(diǎn)運(yùn)算增強(qiáng)處理模塊、中值濾波器模塊，并對中值濾波器進(jìn)行了改進(jìn)設(shè)計(jì)實(shí)現(xiàn)，采用FPGA完成了對圖像增強(qiáng)算法的硬件加速。
標(biāo)簽： FPGA 圖像增強(qiáng) 技術(shù)研究
上傳時(shí)間： 2013-06-16
上傳用戶：songrui
本論文來自于863項(xiàng)目基于光互連自組織內(nèi)存服務(wù)體系(簡稱MemoryBox)。本文主要研究Memory Box系統(tǒng)中基于可重配置計(jì)算架構(gòu)，軟硬件攜同設(shè)計(jì)方法，在XILINX VIRTEX 2 Pro FPGA上設(shè)計(jì)實(shí)現(xiàn)嵌入式系統(tǒng)。由于嵌入式系統(tǒng)是Memory Box工作的平臺，所以硬件應(yīng)具有良好的擴(kuò)展性、靈活性，軟件應(yīng)具有優(yōu)良的穩(wěn)定性。在硬件平臺選型時(shí)，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發(fā)板。嵌入式系統(tǒng)軟硬件開發(fā)平臺選用的是Xilinx EDK、ISE。內(nèi)核移植所用的交叉開發(fā)工具鏈為powerpc-405-linux-gnu。該交叉開發(fā)工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設(shè)計(jì)，其核心是EDK和ISE設(shè)計(jì)的SOPC工程；然后是嵌入式LINUX內(nèi)核移植與調(diào)試；最后完成存儲管理軟件的設(shè)計(jì)。完全用硬件實(shí)現(xiàn)系統(tǒng)要求的各種存儲管理功能極其困難。而通過移植內(nèi)核，存儲管理軟件以運(yùn)行在Linux內(nèi)核上的應(yīng)用軟件的形式實(shí)現(xiàn)了其功能。存儲管理軟件要解決共享沖突，負(fù)載均衡，遠(yuǎn)程內(nèi)存與本地內(nèi)存的地址一致性以及對海量內(nèi)存陣列的重新編址等問題，設(shè)計(jì)出較完善的Memory Box的存儲管理模型。
標(biāo)簽： FPGA 嵌入式系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：tyler
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-10-08
上傳用戶：王慶才
AT93C46/56/66是Atmel公司生產(chǎn)的低功耗、低電壓、電可擦除、可編程只讀存儲器，采用CMOS工藝技術(shù)制造并帶有３線串行接口，其容量分別為1kB/4kB，可重復(fù)寫100萬次，數(shù)據(jù)可保存100年以上。文中介紹了該存儲器的引腳功能和指令時(shí)序，給出了AT93C46/56/66和單片機(jī)的接口應(yīng)用電路和軟件程序。
上傳時(shí)間： 2013-11-18
上傳用戶：2404
AVR單片機(jī)技術(shù)原理 AVR單片機(jī)介紹 單片機(jī)又稱單片微控制器，它是把一個計(jì)算機(jī)系統(tǒng)集成到一個芯片上，概括的講：一塊芯片就成了一臺計(jì)算機(jī)。單片機(jī)技術(shù)是計(jì)算機(jī)技術(shù)的一個分支,是簡易機(jī)器人的核心元件?！ ?997年,由ATMEL公司挪威設(shè)計(jì)中心的A先生與V先生利用ATMEL公司的Flash新技術(shù), 共同研發(fā)出RISC精簡指令集的高速8位單片機(jī)，簡稱AVR。[編輯本段]AVR單片機(jī)的優(yōu)勢特征 單片機(jī)已廣泛地應(yīng)用于軍事、工業(yè)、家用電器、智能玩具、便攜式智能儀表和機(jī)器人制作等領(lǐng)域，使產(chǎn)品功能、精度和質(zhì)量大幅度提升，且電路簡單，故障率低，可靠性高，成本低廉。單片機(jī)種類很多，在簡易機(jī)器人制作和創(chuàng)新中，為什么選用AVR單片機(jī)呢？ 一、簡便易學(xué)，費(fèi)用低廉 首先，對于非專業(yè)人員來說，選擇AVR單片機(jī)的最主要原因，是進(jìn)入AVR單片機(jī)開發(fā)的門檻非常低，只要會操作電腦就可以學(xué)習(xí)AVR單片機(jī)的開發(fā)。單片機(jī)初學(xué)者只需一條ISP下載線，把編輯、調(diào)試通過的軟件程序直接在線寫入AVR單片機(jī)，即可以開發(fā)AVR單片機(jī)系列中的各種封裝的器件。AVR單片機(jī)因此在業(yè)界號稱“一線打天下”?！ ∑浯危珹VR單片機(jī)便于升級。AVR程序?qū)懭胧侵苯釉陔娐钒迳线M(jìn)行程序修改、燒錄等操作，這樣便于產(chǎn)品升級?！ ≡俅?，AVR單片機(jī)費(fèi)用低廉。學(xué)習(xí)AVR單片機(jī)可使用ISP在線下載編程方式(即把PC機(jī)上編譯好的程序?qū)懙絾纹瑱C(jī)的程序存儲器中)，不需購買仿真器、編程器、擦抹器和芯片適配器等，即可進(jìn)行所有AVR單片機(jī)的開發(fā)應(yīng)用，這可節(jié)省很多開發(fā)費(fèi)用。程序存儲器擦寫可達(dá)10000次以上，不會產(chǎn)生報(bào)廢品?！ 《?、高速、低耗、保密 首先，AVR單片機(jī)是高速嵌入式單片機(jī)： 1、AVR單片機(jī)具有預(yù)取指令功能，即在執(zhí)行一條指令時(shí)，預(yù)先把下一條指令取進(jìn)來，使得指令可以在一個時(shí)鐘周期內(nèi)執(zhí)行?！ ?、多累加器型，數(shù)據(jù)處理速度快。AVR單片機(jī)具有32個通用工作寄存器，相當(dāng)于有32條立交橋，可以快速通行?！ ?、中斷響應(yīng)速度快。AVR單片機(jī)有多個固定中斷向量入口地址，可快速響應(yīng)中斷?！ ∑浯?，AVR單片機(jī)耗能低。對于典型功耗情況，WDT關(guān)閉時(shí)為100nA，更適用于電池供電的應(yīng)用設(shè)備。有的器件最低1.8 V即可工作。 再次，AVR單片機(jī)保密性能好。它具有不可破解的位加密鎖Lock Bit技術(shù)，保密位單元深藏于芯片內(nèi)部，無法用電子顯微鏡看到?！ ∪?、I/O口功能強(qiáng),具有A/D轉(zhuǎn)換等電路 1. AVR單片機(jī)的I/O口是真正的I/O口，能正確反映I/O口輸入/輸出的真實(shí)情況。工業(yè)級產(chǎn)品，具有大電流(灌電流)10～40 mA,可直接驅(qū)動可控硅SCR或繼電器，節(jié)省了外圍驅(qū)動器件。 2. AVR單片機(jī)內(nèi)帶模擬比較器，I/O口可用作A/D轉(zhuǎn)換，可組成廉價(jià)的A/D轉(zhuǎn)換器。ATmega48/8/16等器件具有8路10位A/D?！ ?. 部分AVR單片機(jī)可組成零外設(shè)元件單片機(jī)系統(tǒng)，使該類單片機(jī)無外加元器件即可工作，簡單方便，成本又低。 4. AVR單片機(jī)可重設(shè)啟動復(fù)位,以提高單片機(jī)工作的可靠性。有看門狗定時(shí)器實(shí)行安全保護(hù),可防止程序走亂(飛),提高了產(chǎn)品的抗干擾能力?！ ∷?、有功能強(qiáng)大的定時(shí)器/計(jì)數(shù)器及通訊接口 定時(shí)/計(jì)數(shù)器T/C有8位和16位,可用作比較器。計(jì)數(shù)器外部中斷和PWM(也可用作D/A)用于控制輸出，某些型號的AVR單片機(jī)有3～4個PWM，是作電機(jī)無級調(diào)速的理想器件?！ VR單片機(jī)有串行異步通訊UART接口,不占用定時(shí)器和SPI同步傳輸功能,因其具有高速特性，故可以工作在一般標(biāo)準(zhǔn)整數(shù)頻率下,而波特率可達(dá)576K。
標(biāo)簽： AVR 單片機(jī)技術(shù)
上傳時(shí)間： 2013-10-18
上傳用戶：二十八號
HI-TECH PICC C 的使用說明. 這里我們只講述了PICC C 與標(biāo)準(zhǔn)C 的不同,它不是一本C 語言的教程, 并且我們假定你有C 語言的基礎(chǔ). 為了對PIC 單片機(jī)有更好的支持，PICC 在標(biāo)準(zhǔn)C 的基礎(chǔ)上作了一些擴(kuò)充： 定義I/O 函數(shù)，以便在你的硬件系統(tǒng)中使用<stdio.h>中定義的函數(shù)。 用C 語言編寫中斷服務(wù)程序 用C 語言編寫I/O 操作程序 C 語言與匯編語言間的接口1-1 與標(biāo)準(zhǔn)C 的不同PICC 只在一處與標(biāo)準(zhǔn)C 不同：函數(shù)的重入。因?yàn)镻IC 單片機(jī)的寄存器及堆棧有限，所以PICC 不支持可重入函數(shù)。1-2 支持的PIC 芯片PICC 支持很多PIC 單片機(jī)，支持PIC 單片機(jī)的類型在LIB 目錄下的picinfo.ini文件中有定義。1-3 PICC 包含一些標(biāo)準(zhǔn)庫1-4 PICC 編譯器可以輸出一些格式的目標(biāo)文件，缺省設(shè)置為輸出Bytecraft 的'COD'格式和 Intel 的'HEX'格式。你可以用表1-1 中的命令來指定輸出格式。
上傳時(shí)間： 2013-10-10
上傳用戶：781354052
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
