82C59A-2是為簡化微處理機系統中斷接口而實現的LSI外圍芯片。也叫做PIC（Programmable Interrupt Controller）。是高性能高速度芯片。在多級優先級中斷系統內82C59A-1402已經把CPU從對任務的輪詢中解救出來。PCI可由軟件進行控制，使用于各種不同的環境，聯級可接受8~64個中斷輸入。 管腳與NMOS8259A-2兼容單片8級優先級，級聯可擴64級多種可編程中斷方式各自專用的請求屏蔽能力與Intel系列機兼容全部采用靜態設計低功耗5V的電源供電。
上傳時間： 2013-10-30
上傳用戶：zhliu007
高性能可編程DMA控制接口82C37A-54.1 概述對象實體：直接存儲器訪問（DMA）控制接口芯片82C37A-5芯片的特點：1、管腳引線與NMOS 8237A-5兼容。2、允許/禁止單獨DMA請求控制。3、頻率從0~5MHz區間全靜態設計。4、低電平操作。 5、4個各自獨立的DMA通道并獨立的進行初始化。6、存儲器到存儲器之間傳送。7、存儲器模塊初始化處理。8、地址的增量和減量。9、傳送速率可達1.6MB/s.10、可直接擴展成任意數量的通道。11 、終止傳送的過程即輸入結束。12、軟件請求。13、獨立信號DREQ和信號DACK的極性控制。4.2 82C37A-5的體系結構4.2.1 基本結構描述1. 82C37A-5內部配備了規模為344位的內部存儲器，它是以寄存器的形式出現的。2. 配有3個基本的控制模塊： （1）定時及控制模塊； （2）優先級編碼及循環優先級控制模塊；（3）命令控制模塊； 3. 12個不同類型的寄存器 。圖 4-1 82C37A-5結構圖EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上傳時間： 2013-10-21
上傳用戶：ming52900
82C54是專為Intel系列微處理機而設計的一種可編程時間間隔定時器/計數器，它是一種通用芯片，在系統軟件中可以把多級定時元素當成輸入/輸出端口中的一個陣列看待。1. 與所有Intel系列兼容2. 操作速度高，與8MHz的8086、80186一起可實現“零等待狀態”的操作。3. 可處理從直流到10M頻率的輸入。4. 適應性強5. 三個獨立的16位計數器6. 低功耗的CHMOS7. 與TTL完全兼容8. 6 種可編程的計數模式9. 以二進制或BCD計數10. 狀態讀返回命令
上傳時間： 2013-11-16
上傳用戶：elinuxzj
82C55A是高性能，工業標準，并行I/O的LSI外圍芯片；提供24條I/O腳線。 在三種主要的操作方式下分組進行程序設計82C88A的幾個特點：(1)與所有Intel系列微處理器兼容；(2)有較高的操作速度；(3)24條可編程I/O腳線；(4)底功耗的CHMOS；(5)與TTL兼容；(6)擁有控制字讀回功能；（7）擁有直接置位/復位功能；（8）在所有I/O輸出端口有2.5mA DC驅動能力；（9）適應性強。方式0操作稱為簡單I/O操作，是指端口的信號線可工作在電平敏感輸入方式或鎖存輸出。所以，須將控制寄存器設計為：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位為1代表一個有效的方式。通過對D4 D3 D1和D0的置位/復位來實現端口A及端口B是輸入或輸出。P56表2-1列出了操作方式0端口管腳功能。
上傳時間： 2013-10-26
上傳用戶：brilliantchen
PC機之間串口通信的實現一、實驗目的 １．熟悉微機接口實驗裝置的結構和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學會串行通信程序的編制方法。 二、實驗內容與要求 １．基本要求主機接收開關量輸入的數據（二進制或十六進制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數據通過8251A傳輸出去。終端接收后在顯示器上顯示數據。具體操作說明如下：（１）出現提示信息“start with R in the board!”，通過調整乒乓開關的狀態，設置8位數據；（２）在小鍵盤上按“R”鍵，系統將此時乒乓開關的狀態讀入計算機I中，并顯示出來，同時顯示經串行通訊后，計算機II接收到的數據；（３）完成后，系統提示“do you want to send another data? Y/N”，根據用戶需要，在鍵盤按下“Y”鍵，則重復步驟（1），進行另一數據的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進行出錯處理，例如采用奇偶校驗，出錯重傳或者采用接收方回傳和發送方確認來保證發送和接收正確。 三、設計報告要求 １．設計目的和內容 ２．總體設計 ３．硬件設計：原理圖（接線圖）及簡要說明 ４．軟件設計框圖及程序清單５．設計結果和體會（包括遇到的問題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發送移位寄存器”（并→串）。能夠完成上述“串←→并”轉換功能的電路，通常稱為“通用異步收發器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發送字符時，必須首先設置TXEN和CTS#為有效狀態，TXEN(Transmitter Enable)是允許發送信號，是命令寄存器中的一位；CTS#(Clear To Send)是由外設發來的對CPU請求發送信號的響應信號。然后就開始發送過程。在發送時，每當CPU送往發送緩沖器一個字符，發送器自動為這個字符加上1個起始位，并且按照編程要求加上奇／偶校驗位以及1個、1.5個或者2個停止位。串行數據以起始位開始，接著是最低有效數據位，最高有效位的后面是奇／偶校驗位，然后是停止位。按位發送的數據是以發送時鐘TXC的下降沿同步的，也就是說這些數據總是在發送時鐘TXC的下降沿從8251A發出。數據傳輸的波特率取決于編程時指定的波特率因子，為發送器時鐘頻率的1、1/16或1/64。當波特率指定為16時，數據傳輸的波特率就是發送器時鐘頻率的1/16。CPU通過數據總線將數據送到8251A的數據輸出緩沖寄存器以后，再傳輸到發送緩沖器，經移位寄存器移位，將并行數據變為串行數據，從TxD端送往外部設備。在8251A接收字符時，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過檢測RxD引腳上的低電平來準備接收字符，在沒有字符傳送時RxD端為高電平。8251A不斷地檢測RxD引腳，從RxD端上檢測到低電平以后，便認為是串行數據的起始位，并且啟動接收控制電路中的一個計數器來進行計數，計數器的頻率等于接收器時鐘頻率。計數器是作為接收器采樣定時，當計數到相當于半個數位的傳輸時間時再次對RxD端進行采樣，如果仍為低電平，則確認該數位是一個有效的起始位。若傳輸一個字符需要16個時鐘，那么就是要在計數8個時鐘后采樣到低電平。之后，8251A每隔一個數位的傳輸時間對RxD端采樣一次，依次確定串行數據位的值。串行數據位順序進入接收移位寄存器，通過校驗并除去停止位，變成并行數據以后通過內部數據總線送入接收緩沖器，此時發出有效狀態的RxRDY信號通知CPU，通知CPU8251A已經收到一個有效的數據。一個字符對應的數據可以是5～8位。如果一個字符對應的數據不到8位，8251A會在移位轉換成并行數據的時候，自動把他們的高位補成0。 五、系統總體設計方案根據系統設計的要求，對系統設計的總體方案進行論證分析如下：1．獲取8位開關量可使用實驗臺上的8255A可編程并行接口芯片，因為只要獲取8位數據量，只需使用基本輸入和8位數據線，所以將8255A工作在方式0，PA0-PA7接實驗臺上的8位開關量。2．當使用串口進行數據傳送時，雖然同步通信速度遠遠高于異步通信，可達500kbit/s，但由于其需要有一個時鐘來實現發送端和接收端之間的同步，硬件電路復雜，通常計算機之間的通信只采用異步通信。3．由于8251A本身沒有時鐘，需要外部提供，所以本設計中使用實驗臺上的8253芯片的計數器2來實現。4：顯示和鍵盤輸入均使用DOS功能調用來實現。設計思路框圖，如下圖所示： 六、硬件設計硬件電路主要分為8位開關量數據獲取電路，串行通信數據發送電路，串行通信數據接收電路三個部分。1．8位開關量數據獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關的數據。此次設計在獲取8位開關數據量時采用8255令其工作在方式0，A口輸入8位數據，CS#接實驗臺上CS1口，對應端口為280H-283H，PA0-PA7接8個開關。2．串行通信電路串行通信電路本設計中8253主要為8251充當頻率發生器，接線如下圖所示。
上傳時間： 2013-12-19
上傳用戶：小火車啦啦啦
單片機系統軟件抗干擾方法:在提高硬件系統抗干擾能力的同時，軟件抗干擾以其設計靈活、節省硬件資源、可靠性好越來越受到重視。下面以MCS-51單片機系統為例，對微機系統軟件抗干擾方法進行研究。1、軟件抗干擾方法的研究在工程實踐中，軟件抗干擾研究的內容主要是： 消除模擬輸入信號的嗓聲（如數字濾波技術）； 程序運行混亂時使程序重入正軌的方法。本文針對后者提出了幾種有效的軟件抗干擾方法。1.1 指令冗余CPU取指令過程是先取操作碼，再取操作數。當PC受干擾出現錯誤，程序便脫離正常軌道“亂飛”，當亂飛到某雙字節指令，若取指令時刻落在操作數上，誤將操作數當作操作碼，程序將出錯。若“飛”到了三字節指令，出錯機率更大。在關鍵地方人為插入一些單字節指令，或將有效單字節指令重寫稱為指令冗余。通常是在雙字節指令和三字節指令后插入兩個字節以上的NOP。這樣即使亂飛程序飛到操作數上，由于空操作指令NOP的存在，避免了后面的指令被當作操作數執行，程序自動納入正軌。此外，對系統流向起重要作用的指令如RET、RETI、LCALL、LJMP、JC等指令之前插入兩條NOP，也可將亂飛程序納入正軌，確保這些重要指令的執行。1.2 攔截技術所謂攔截，是指將亂飛的程序引向指定位置，再進行出錯處理。通常用軟件陷阱來攔截亂飛的程序。因此先要合理設計陷阱，其次要將陷阱安排在適當的位置。1.2.1 軟件陷阱的設計當亂飛程序進入非程序區，冗余指令便無法起作用。通過軟件陷阱，攔截亂飛程序，將其引向指定位置，再進行出錯處理。軟件陷阱是指用來將捕獲的亂飛程序引向復位入口地址0000H的指令。通常在EPROM中非程序區填入以下指令作為軟件陷阱：
上傳時間： 2013-10-29
上傳用戶：大三三
P C B 可測性設計布線規則之建議― ― 從源頭改善可測率PCB 設計除需考慮功能性與安全性等要求外，亦需考慮可生產與可測試。這里提供可測性設計建議供設計布線工程師參考。1. 每一個銅箔電路支點，至少需要一個可測試點。如無對應的測試點，將可導致與之相關的開短路不可檢出，并且與之相連的零件會因無測試點而不可測。2. 雙面治具會增加制作成本，且上針板的測試針定位準確度差。所以Layout 時應通過Via Hole 盡可能將測試點放置于同一面。這樣就只要做單面治具即可。3. 測試選點優先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應以AI 零件腳及其它較細較短腳為優先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點精準度，制作治具需特殊處理。5. 避免將測點置于SMT 之PAD 上，因SMT 零件會偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點。7. 對于電池(Battery)最好預留Jumper，在ICT 測試時能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個定位孔和一個防呆孔(也可說成定位孔,用以預防將PCB反放而導致機器壓破板)，且孔內不能沾錫。(c) 選擇以對角線，距離最遠之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應設計成中心對稱,即PCB 旋轉180 度角后仍能放入PCB,這樣,作業員易于反放而致機器壓破板)9. 測試點要求：(e) 兩測點或測點與預鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點應離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應至少間距120mil，方便治具制作。(g) 測點應平均分布于PCB 表面，避免局部密度過高，影響治具測試時測試針壓力平衡。(h) 測點直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點需額外加工，以導正目標。(i) 測點的Pad 及Via 不應有防焊漆(Solder Mask)。(j) 測點應離板邊或折邊至少100mil。(k) 錫點被實踐證實是最好的測試探針接觸點。因為錫的氧化物較輕且容易刺穿。以錫點作測試點，因接觸不良導致誤判的機會極少且可延長探針使用壽命。錫點尤其以PCB 光板制作時的噴錫點最佳。PCB 裸銅測點，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點在SMT 時加上錫膏再經回流焊固化為錫點，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會出現較多的接觸誤判。
上傳時間： 2014-01-14
上傳用戶：cylnpy
并行接口電路：微處理器與I/O設備進行數據傳輸時均需經過接口電路實現系統與設備互連的匹配。并行接口電路中每個信息位有自己的傳輸線，一個數據字節各位可并行傳送，速度快，控制簡單。由于電氣特性的限制，傳輸距離不能太長。8255A是通用的可編程并行接口芯片，功能強，使用靈活。適合一些并行輸入/輸出設備的使用。8255A并行接口邏輯框圖三個獨立的8位I/O端口,口A、口B、口C。口A有輸入、輸出鎖存器及輸出緩沖器。口B與口C有輸入、輸出緩沖器及輸出鎖存器。在實現高級的傳輸協議時，口C的8條線分為兩組，每組4條線，分別作為口A與口B在傳輸時的控制信號線。口C的8條線可獨立進行置1/置0的操作。口A、口B、口C及控制字口共占4個設備號。8255A并行接口的控制字工作模式選擇控制字：口A有三種工作模式，口B有二種工作模式。口C獨立使用時只有一個工作模式，與口A、口B配合使用時，作為控制信號線。三種工作模式命名為：模式0、模式1及模式2。模式 0 為基本I/O端口，模式1為帶選通的I/O端口，模式 2 為帶選通的雙向I/O端口。口A可工作在三種模式下，口B可工作在模式 0與模式 1下，口C可工作在模式0下或作為控制線配合口A、口B工作。
上傳時間： 2013-11-07
上傳用戶：xitai
串行通信的特點串行通信是主機與外設交換信息的一種方式。串行通信中字節數據經一條傳輸線按位串行發送與串行接收。串行通信節省通信線路，可遠距離傳送，成本低，廣泛應用在通信及計算機網絡系統中。串行通信中，數據傳輸速率低，控制較復雜。光纖技術的出現與發展，為串行通信開辟了美好前景。串行通信的術語全雙工、半雙工、單工全雙工: 通信雙方均有發送器和接收器,經兩條獨立的傳輸線相連, 雙方可同時接收與發送。 全雙工、半雙工、單工半雙工：通信雙方均有發送器和接收器,經一條傳輸線相連, 在某一時刻雙方只能一個方向傳輸信息，線路切換后可改變傳輸方向。 全雙工、半雙工、單工單工：通信一方為發送器，另一方為接收器,一條傳輸線相連, 進行單向傳輸。同步與異步通信方式同步方式：通信雙方用統一時鐘控制通信過程, 信息傳輸組成數據包(數據幀)。每 幀頭尾是控制代碼,中間是數據塊， 可有數百字節。不同的同步傳輸協 議有不同的數據幀格式。
上傳時間： 2013-11-19
上傳用戶：wvbxj
pic單片機實用教程(提高篇)以介紹PIC16F87X型號單片機為主，并適當兼顧PIC全系列，共分9章，內容包括：存儲器；I/O端口的復位功能；定時器/計數器TMR1；定時器TMR2；輸入捕捉/輸出比較/脈寬調制CCP；模/數轉換器ADC；通用同步/異步收發器USART；主控同步串行端口MSSP：SPI模式和I2C模式。突出特點：通俗易懂、可讀性強、系統全面、學練結合、學用并重、實例豐富、習題齊全。＜br＞本書作為Microchip公司大學計劃選擇用書，可廣泛適用于初步具備電子技術基礎和計算機知識基礎的學生、教師、單片機愛好者、電子制作愛好者、電器維修人員、電子產品開發設計者、工程技術人員閱讀。本教程全書共分2篇，即基礎篇和提高篇，分2冊出版，以適應不同課時和不同專業的需要，也為教師和讀者增加了一種可選方案。 第1章 EEPROM數據存儲器和FIASH程序存儲器1.1 背景知識1.1.1 通用型半導體存儲器的種類和特點1.1.2 PIC單片機內部的程序存儲器1.1.3 PIC單片機內部的EEPROM數據存儲器1.1.4 PIC16F87X內部EEPROM和FIASH操作方法1.2 與EEPROM相關的寄存器1.3 片內EEPROM數據存儲器結構和操作原理1.3.1 從EEPROM中讀取數據1.3.2 向EEPROM中燒寫數據1.4 與FLASH相關的寄存器1.5 片內FLASH程序存儲器結構和操作原理1.5.1 讀取FLASH程序存儲器1.5.2 燒寫FLASH程序存儲器1.6 寫操作的安全保障措施1.6.1 寫入校驗方法1.6.2 預防意外寫操作的保障措施1.7 EEPROM和FLASH應用舉例1.7.1 EEPROM的應用1.7.2 FIASH的應用思考題與練習題第2章 輸入/輸出端口的復合功能2.1 RA端口2.1.1 與RA端口相關的寄存器2.1.2 電路結構和工作原理2.1.3 編程方法2.2 RB端口2.2.1 與RB端口相關的寄存器2.2.2 電路結構和工作原理2.2.3 編程方法2.3 RC端口2.3.1 與RC端口相關的寄存器2.3.2 電路結構和工作原理2.3.3 編程方法2.4 RD端口2.4.1 與RD端口相關的寄存器2.4.2 電路結構和工作原理2.4.3 編程方法2.5 RE端口2.5.1 與RE端口相關的寄存器2.5.2 電路結構和工作原理2.5.3 編程方法2.6 PSP并行從動端口2.6.1 與PSP端口相關的寄存器2.6.2 電路結構和工作原理2.7 應用舉例思考題與練習題第3章 定時器/計數器TMR13.1 定時器/計數器TMR1模塊的特性3.2 定時器/計數器TMR1模塊相關的寄存器3.3 定時器/計數器TMR1模塊的電路結構3.4 定時器/計數器TMR1模塊的工作原理3.4.1 禁止TMR1工作3.4.2 定時器工作方式3.4.3 計數器工作方式3.4.4 TMR1寄存器的賦值與復位3.5 定時器/計數器TMR1模塊的應用舉例思考題與練習題第4章 定時器TMR24.1 定時器TMR2模塊的特性4.2 定時器TMR2模塊相關的寄存器4.3 定時器TMR2模塊的電路結構4.4 定時器TMR2模塊的工作原理4.4.1 禁止TMR2工作4.4.2 定時器工作方式4.4.3 寄存器TMR2和PR2以及分頻器的復位4.4.4 TMR2模塊的初始化編程4.5 定時器TMR2模塊的應用舉例思考題與練習題第5章 輸入捕捉/輸出比較/脈寬調制CCP5.1 輸入捕捉工作模式5.1.1 輸入捕捉摸式相關的寄存器5.1.2 輸入捕捉模式的電路結構5.1.3 輸入捕捉摸式的工作原理5.1.4 輸入捕捉摸式的應用舉例5.2 輸出比較工作模式5.2.1 輸出比較模式相關的寄存器5.2.2 輸出比較模式的電路結構5.2.3 輸出比較模式的工作原理5.2.4 輸出比較模式的應用舉例5.3 脈寬調制輸出工作模式5.3.1 脈寬調制模式相關的寄存器5.3.2 脈寬調制模式的電路結構5.3.3 脈寬調制模式的工作原理5.3.4 脈定調制模式的應用舉例5.4 兩個CCP模塊之間相互關系思考題與練習題第6章 模/數轉換器ADC6.1 背景知識6.1.1 ADC種類與特點6.1.2 ADC器件的工作原理6.2 PIC16F87X片內ADC模塊6.2.1 ADC模塊相關的寄存器6.2.2 ADC模塊結構和操作原理6.2.3 ADC模塊操作時間要求6.2.4 特殊情況下的A/D轉換6.2.5 ADC模塊的轉換精度和分辨率6.2.6 ADC模塊的內部動作流程和傳遞函數6.2.7 ADC模塊的操作編程6.3 PIC16F87X片內ADC模塊的應用舉例思考題與練習題第7章 通用同步/異步收發器USART7.1 串行通信的基本概念7.1.1 串行通信的兩種基本方式7.1.2 串行通信中數據傳送方向7.1.3 串行通信中的控制方式7.1.4 串行通信中的碼型、編碼方式和幀結構7.1.5 串行通信中的檢錯和糾錯方式7.1.6 串行通信組網方式7.1.7 串行通信接口電路和參數7.1.8 串行通信的傳輸速率7.2 PIC16F87X片內通用同步/異步收發器USART模塊7.2.1 與USART模塊相關的寄存器7.2.2 USART波特率發生器BRG7.2.3 USART模塊的異步工作方式7.2.4 USART模塊的同步主控工作方式7.2.5 USART模塊的同步從動工作方式7.3 通用同步/異步收發器USART的應用舉例思考題與練習題第8章 主控同步串行端口MSSP——SPI模式8.1 SPI接口的背景知識8.1.1 SPI接口信號描述8.1.2 基于SPI的系統構成方式8.1.3 SPI接口工作原理8.1.4 兼容的MicroWire接口8.2 PIC16F87X的SPI接口8.2.1 SPI接口相關的寄存器8.2.2 SPI接口的結構和操作原理8.2.3 SPI接口的主控方式8.2.4 SPI接口的從動方式8.3 SPI接口的應用舉例思考題與練習題第9章 主控同步串行端口MSSP——I（平方）C模式9.1 I（平方）C總線的背景知識9.1.1 名詞術語9.1.2 I（平方）C總線的技術特點9.1.3 I（平方）C總線的基本工作原理9.1.4 I（平方）C總線信號時序分析9.1.5 信號傳送格式9.1.6 尋址約定9.1.7 技術參數9.1.8 I（平方）C器件與I（平方）C總線的接線方式9.1.9 相兼容的SMBus總線9.2 與I（平方）C總線相關的寄存器9.3 典型信號時序的產生方法9.3.1 波特率發生器9.3.2 啟動信號9.3.3 重啟動信號9.3.4 應答信號9.3.5 停止信號9.4 被控器通信方式9.4.1 硬件結構9.4.2 被主控器尋址9.4.3 被控器接收——被控接收器9.4.4 被控器發送——被控發送器9.4.5 廣播式尋址9.5 主控器通信方式9.5.1 硬件結構9.5.2 主控器發送——主控發送器9.5.3 主控器接收——主控接收器9.6 多主通信方式下的總線沖突和總線仲裁9.6.1 發送和應答過程中的總線沖突9.6.2 啟動過程中的總線沖突9.6.3 重啟動過程中的總線沖突9.6.4 停止過程中的總線沖突9.7 I（平方）C總線的應用舉例思考題與練習題附錄A 包含文件P16F877.INC附錄B 新版宏匯編器MPASM偽指令總表參考文獻
上傳時間： 2013-12-14
上傳用戶：xiaoyuer
