軟件無線電(SDR,Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性,已成為業(yè)界公認的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結(jié)構(gòu)的開放性和可編程性,減少靈活性著的硬件電路,把數(shù)字化處理(ADC和DAC)盡可能靠近天線,通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前,直接對射頻(RF)進行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化,而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法,其主要思想是,數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘,再經(jīng)插值或抽取濾波,其結(jié)果是,輸入信號頻譜搬移到所需頻帶,數(shù)據(jù)速率也相應(yīng)改變,以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC,Digital Upper Converter)和數(shù)字下變頻器(DDC,Digital Down Converter),它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)??删幊踢壿嬈骷膽?yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性?;贔PGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC),然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的,因此,本文對數(shù)字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO),介紹了兩種實現(xiàn)方法,即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹,給出了傳統(tǒng)算法和改進算法,并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。 第三章介紹了變速率采樣技術(shù),重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補償法,對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真,后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band,HB)濾波器,對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真,最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析,給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例,給出了測試結(jié)果,重點介紹了下變頻器的:FPGA實現(xiàn),其對應(yīng)的VHDL程序收錄在本文最后的附錄中,希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。
標簽: FPGA 軟件無線電 數(shù)字下變頻
上傳時間: 2013-06-30
上傳用戶:huannan88
隨著現(xiàn)代計算機技術(shù)、微電子技術(shù)的進一步結(jié)合和發(fā)展,可編程邏輯技術(shù)已成為當前電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過采用FPGA/EDA技術(shù),對通信卡的PCI接口、E1接口、外部邏輯電路進行集成,并利用目前通用計算機強大的數(shù)字信息處理能力,可大大簡化CTI硬件的設(shè)計,降低制造成本,提高系統(tǒng)可靠性。 據(jù)此,本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計方法,文中對PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進行了深入分析,對各功能模塊和系統(tǒng)進行了VHDL建模與仿真。 同時,論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設(shè)計原理和基于DriverWorks的WDM驅(qū)動程序的設(shè)計方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測試結(jié)果表明:1、論文所研究的PCI接口(主/從設(shè)備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中,各項性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式:在成幀模式下,信息的有效傳送速率為31×64Kbit/s;在不成幀的模式下,信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對接測試中,性能穩(wěn)定?;诒菊撐牡漠a(chǎn)品已經(jīng)正式發(fā)布。國內(nèi)部分廠家已對該產(chǎn)品進行了多方面的綜合測試,并計劃將其應(yīng)用到實際的生產(chǎn)和研究中。 本論文對于CTI硬件的設(shè)計是一項嘗試和革新。測試和應(yīng)用證明該方法行之有效,符合設(shè)計目標,具有較廣闊的應(yīng)用前景。
上傳時間: 2013-06-02
上傳用戶:wpwpwlxwlx
隨著經(jīng)濟的發(fā)展,生活水平的逐步提高,購置房屋和車輛的人越來越多,但安全問題也給人們帶來巨大的經(jīng)濟損失。與此同時,相應(yīng)的安全防盜系統(tǒng)也應(yīng)運而生。目前市場上,低端的方案是利用單片機和通訊單元相結(jié)合構(gòu)成系統(tǒng)。這種系統(tǒng)雖然價格便宜,實現(xiàn)起來也相對簡單,但是功能不夠完善,不能實現(xiàn)正真的影、音、像圖文全方位監(jiān)控。而高端的方案則使用專用集成電路,雖然功能強大,但是價格昂貴,并且對于新的接口標準存在兼容性問題,而且也不易升級。 基于FPGA的安全監(jiān)控系統(tǒng),是FPGA和通訊單元相結(jié)合的產(chǎn)物。其核心FPGA可多次配置,靈活性強,在性能和價格中找到一個很好的平衡。其易于維護和升級,以滿足市場上不斷推陳出的新的接口標準。 整個系統(tǒng)將是對視頻圖像處理、圖像加密技術(shù)、傳感器、PIC總線通訊等諸多技術(shù)的整合。而本文將側(cè)重于論述該系統(tǒng)中視頻圖像處理、控制接口和視頻傳送部分的內(nèi)容。全文分為五個章節(jié),第一章簡要介紹了視頻信號處理的原理和結(jié)構(gòu),對一些專業(yè)術(shù)語進行介紹,并展示了通用的視頻處理過程。第二章針對監(jiān)控系統(tǒng)的案例,對視頻信號處理模塊的解決方案進行論述,將實際的視頻信號處理劃分為轉(zhuǎn)換、計算和傳送三個子模塊,并且分別進行功能介紹。第三章著重介紹視頻轉(zhuǎn)換和視頻計算兩大模塊,對相應(yīng)的接口配置和模塊主要代碼實現(xiàn)作了深入分析。第四章將論述視頻處理中的重要課題:數(shù)字圖像的壓縮技術(shù),并對相應(yīng)的重要模塊和關(guān)鍵步驟作實際建模分析。第五章將探討視頻傳送的相關(guān)技術(shù),介紹傳統(tǒng)的Camera-Link標準和最新的千兆以太網(wǎng)傳送標準,對可行性應(yīng)用進行了比較。
標簽: FPGA 安全監(jiān)控
上傳時間: 2013-07-17
上傳用戶:xymbian
USB(UniversalSerialBus,通用串行總線)是當今消費電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一,然而目前國內(nèi)的USB芯片只有極少數(shù)幾款,產(chǎn)品研究善處于起步階段,絕大部分產(chǎn)品主要由國外的IC設(shè)計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而,如果能夠自主開發(fā)設(shè)計USB芯片以替代國外同類產(chǎn)品,將會有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray,現(xiàn)場可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計一種實際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標準協(xié)議包的通信處理,通過外接MCU(MultipointControlUnit,微控制器)就可以實現(xiàn)完整的USB接口通訊功能。它的功能相當于一些USB引擎的專用芯片如:Philips的PDIUSBD12等,其優(yōu)點是結(jié)構(gòu)簡單、靈活性高、復(fù)用設(shè)計方便。 功能仿真和綜合測試結(jié)果顯示本論文所設(shè)計的接口引擎軟核符合設(shè)計要求,并且軟核的性能和市場上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于:1、從可配置性角度出發(fā)設(shè)計了低速、全速、高速三種可選模式;2、支持最多31個可配置端點;3、采用了可綜合、可移植的RTL(RegisterTransferLevel,寄存器傳輸級)代碼設(shè)計規(guī)則,同時也開發(fā)了可綜合的驗證測試代碼;4、完全由硬件實現(xiàn)USB通信功能。
上傳時間: 2013-07-18
上傳用戶:JasonC
軟件無線電作為一種新的無線通信概念和體制,近年來隨著3G標準的提出,日益受到國內(nèi)外相關(guān)通信廠商的重視。尤其是基于軟件無線電和智能天線技術(shù)的TD-SCDMA作為通信史上第一個“中國標準”,有望扭轉(zhuǎn)多年來我國移動通信制造業(yè)的被動局面,是實現(xiàn)信息產(chǎn)業(yè)騰飛的一個絕好機會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性,并使系統(tǒng)互聯(lián)和升級變得容易。本文以軟件無線電中的FIR濾波器為線索,貫穿了信號重構(gòu)、多抽樣率信號處理、積分梳狀濾波器等理論分析,重點闡釋了FIR濾波器的設(shè)計方法及濾波器的FPGA實現(xiàn)等技術(shù)問題。 本文首先針對軟件無線電中的多抽樣率信號處理理論進行了討論和分析。討論了軟件無線電中如何實現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分數(shù)倍抽樣率變換,并分析了網(wǎng)絡(luò)結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設(shè)計理論。 緊接著重點闡述了軟件無線電中FIR濾波器的設(shè)計理論,包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設(shè)計方法所能達到的性能指標及優(yōu)缺點,并結(jié)合工程實例給出了相關(guān)的Matlab程序。并對FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長的確定等問題進行了分析。此外,也介紹了在Matlab進行輔助設(shè)計時一些常用函數(shù)和命令的用法。 本文選用FPGA來實現(xiàn)中頻軟件無線電,F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢,它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP,而且處理效率高、現(xiàn)場可編程性能良好。不同于DSP的單流處理方式,F(xiàn)PGA是多流并行處理,這種處理方式使FPGA能完成DSP難以實現(xiàn)的許多功能。在簡單介紹了FPGA的一般原理,以及FPGA設(shè)計中的關(guān)鍵技術(shù)和在信號處理中的設(shè)計原則以后,重點介紹了FIR濾波器的FPGA實現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡(luò)法以及分段FIFO等實現(xiàn)方法。最后,提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗濾波器的濾波效果,提高設(shè)計效率。并結(jié)合工程實例詳盡的介紹了FIR濾波器的設(shè)計開發(fā)流程。
上傳時間: 2013-04-24
上傳用戶:gengxiaochao
隨著存儲技術(shù)的迅速發(fā)展,存儲業(yè)務(wù)需求的不斷增長,獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實現(xiàn),軟件RAID(Redundant Array of Independent Disks)主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能,對系統(tǒng)資源利用率高,節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中,系統(tǒng)資源占用率低,可移植性好。 分析了軟件RAID的性能瓶頸,使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA(Field Programmable Gate Array)技術(shù)實現(xiàn)RAID控制器硬件設(shè)計,完成磁盤陣列啟動、數(shù)據(jù)緩存(Cache)以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論,提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計方案:獨立微處理器和較大容量的內(nèi)存;實現(xiàn)RAID級別遷移,在線容量擴展,在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能;利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作,運行Linux操作系統(tǒng)、RAID管理軟件等??刂破骷瓤梢宰鳛镽AID控制卡在服務(wù)器上使用,也可作為一個獨立的系統(tǒng),成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展,芯片的體積越來越小,電路的布局布線密度越來越大,信號的工作頻率也越來越高,高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇,在印刷電路板(Printed Circuit Block, PCB)實現(xiàn)時分別從疊層設(shè)計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題,并基于IBIS(I/O Buffer Information Specification)模型進行了信號完整性分析及仿真。
上傳時間: 2013-04-24
上傳用戶:jeffery
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此,本論文基于FPGA設(shè)計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設(shè)計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程,著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法,以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設(shè)計的技巧與方法,給出了整個系統(tǒng)設(shè)計的原理與實現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實現(xiàn),并由此設(shè)計了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調(diào),調(diào)節(jié)步長為5ns。
上傳時間: 2013-06-15
上傳用戶:ZJX5201314
易于移動,帶有電源線及插頭,可供插接于120V,15–20A 的電源插座的燈具。
上傳時間: 2013-07-22
上傳用戶:yerik
隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來越廣泛且重要,F(xiàn)PGA的測試技術(shù)也得到了廣泛重視和研究?;贔PGA可編程的特性,應(yīng)用獨立的測試(工廠測試)需要設(shè)計數(shù)個測試編程和測試向量來完成FPGA的測試,確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題,以XilinxXC4000E系列FPGA為主要的研究對象,在詳細研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上,基于“分治法”的基本思路對FPGA的測試理論和方法做了探索性研究。 研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進位邏輯(CLM)、查找表(LUT)的RAM工作模式等進行了測試劃分,分別實現(xiàn)了以“一維陣列”為基礎(chǔ)的測試配置和測試向量,以較少了測試編程次數(shù)完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試?;谄胀〝?shù)據(jù)總線的測試方法,針對互連資源主要由線段和NMOS開關(guān)管組成的特點及其自身的故障模型,通過手工連線實現(xiàn)測試配置,僅通過4次編程就實現(xiàn)了對其完全測試。 在測試理論研究的基礎(chǔ)上,我們開發(fā)了能對FPGA器件進行實際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件,把軟件語言描述的測試波形通過硬件仿真器轉(zhuǎn)化為真實測試激勵,測試響應(yīng)再讀回到仿真軟件進行觀察,能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內(nèi)首次實現(xiàn)了軟硬件協(xié)同在線測試FPGA。在該平臺支持下,我們成功完成了對各軍、民用型號FPGA的測試任務(wù)。 本研究成果為國內(nèi)自主研發(fā)FPGA器件提供了有力保障,具有重大科研與實踐價值,成功解決了國外公司在FPGA測試技術(shù)上的壟斷問題,幫助國產(chǎn)FPGA器件實現(xiàn)完全國產(chǎn)化。
上傳時間: 2013-05-17
上傳用戶:wangyi39
本文的主要研究內(nèi)容是利用FPGA平臺實現(xiàn)以太網(wǎng)絡(luò)接口。 首先,對論文的大致內(nèi)容和組織結(jié)構(gòu)做了簡要介紹,并且比較分析了目前比較流行的網(wǎng)絡(luò)接口實現(xiàn)的三種方法,并以此為基礎(chǔ)提出了本文中重點介紹的基于FPGA 的網(wǎng)絡(luò)接口實現(xiàn)方法。 其次,介紹采用以FPGA 做為主控芯片控制8019AS 網(wǎng)絡(luò)控制芯片來實現(xiàn)從網(wǎng)絡(luò)上接收數(shù)據(jù)幀的功能。FPGA 需要在上電時完成對于8019AS的初始化設(shè)置。在接收和發(fā)送數(shù)據(jù)報文時,對相應(yīng)的寄存器進行控制和操作以完成網(wǎng)絡(luò)數(shù)據(jù)幀的接收。對FPGA 與8019AS 之間的接口實現(xiàn)進行了詳細的描述。 最后,介紹了在FPGA 內(nèi)部對于接收到的網(wǎng)絡(luò)數(shù)據(jù)幀進行TCP/IP協(xié)議分析的具體過程和實現(xiàn)方法。分別詳細介紹了接收模塊、發(fā)送模塊以及其中子模塊具體功能和實現(xiàn)方法。說明了模塊之間相互觸發(fā)的具體關(guān)系。現(xiàn)有的網(wǎng)絡(luò)接口一般是采用MCU 或者ARM 等專用控制芯片來實現(xiàn)的,而此次課題以FPGA 作為主控芯片來實現(xiàn)網(wǎng)絡(luò)接口以及部分TCP/IP 協(xié)議分析是一個創(chuàng)意。而且由于FPGA 多管腳可以靈活配置,也使得系統(tǒng)的可擴展性有了很大的提高。
標簽: FPGA 以太網(wǎng)絡(luò) 接口的設(shè)計
上傳時間: 2013-06-09
上傳用戶:huazi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1