近年來隨著用電設(shè)備對供電電源的性能和可靠性要求越來越高，不間斷供電系統(tǒng)(UPS)得到了廣泛應(yīng)用。UPS模塊化并聯(lián)可實現(xiàn)大容量供電和冗余供電，是提高UPS容量和可靠性的一條重要途徑，因而被公認(rèn)為當(dāng)今逆變技術(shù)發(fā)展的重要方向之一。 本文主要致力于無輸出隔離變壓器的逆變器并聯(lián)系統(tǒng)環(huán)流特性及其并聯(lián)控制實現(xiàn)的研究。首先探討了基于電壓電流雙閉環(huán)控制的逆變器控制設(shè)計方法，在確定雙閉環(huán)控制逆變器閉環(huán)傳遞函數(shù)并了解其等效輸出阻抗特性的基礎(chǔ)上，建立了基于等效輸出阻抗的并聯(lián)系統(tǒng)模型分析其環(huán)流特性，并提出了一種新的基于有功功率和無功功率的逆變器并聯(lián)控制方案，包括：基準(zhǔn)電壓相位和幅值的調(diào)整，PI控制參數(shù)設(shè)計，有功和無功功率計算，逆變輸出電壓同步鎖相等。此外本文還特別討論了雙閉環(huán)控制逆變器輸出電壓直流分量產(chǎn)生原因，提出了逆變器輸出電壓直流分量檢測與高精度數(shù)字調(diào)節(jié)方法，研究了雙閉環(huán)控制逆變器并聯(lián)系統(tǒng)直流環(huán)流產(chǎn)生原因及其檢測與抑制方法。最后通過實驗和實驗波形驗證本文所介紹的逆變器并聯(lián)控制方案的可行性。
上傳時間： 2013-04-24
上傳用戶：ljthhhhhh123
在數(shù)字化推進速度加快的大背景下，全球農(nóng)業(yè)也由傳統(tǒng)農(nóng)業(yè)向現(xiàn)代農(nóng)業(yè)方向轉(zhuǎn)變，而實現(xiàn)農(nóng)業(yè)信息與數(shù)字化則是現(xiàn)代化農(nóng)業(yè)的重要標(biāo)志與核心技術(shù)。我國農(nóng)業(yè)具有地域分散、對象多樣、生物自身變異大、環(huán)境因子不確定等特點，也是受環(huán)境影響最明顯的領(lǐng)域，因此對環(huán)境與生物信息的監(jiān)測顯得十分重要。同時現(xiàn)代無線網(wǎng)絡(luò)信息技術(shù)和計算機應(yīng)用等技術(shù)近幾年得到了長足的發(fā)展，廣泛的應(yīng)用于工業(yè)的各個領(lǐng)域。因此，將這些最新的技術(shù)應(yīng)用于相對發(fā)展較慢的農(nóng)業(yè)各領(lǐng)域顯得迫在眉睫。 本文根據(jù)農(nóng)業(yè)對象具有偏遠(yuǎn)、分散、易變、多樣等特點，提出了一種針對農(nóng)業(yè)環(huán)境信息遠(yuǎn)程監(jiān)測的系統(tǒng)設(shè)計方案，并從軟件和硬件二方面詳細(xì)介紹了系統(tǒng)方案的設(shè)計和實現(xiàn)方法。本研究通過采用μC/OS-Ⅱ系統(tǒng)的嵌入式技術(shù)，實現(xiàn)了數(shù)據(jù)采集系統(tǒng)底層網(wǎng)絡(luò)與信息發(fā)布上層網(wǎng)絡(luò)的無縫連接為建立基于WEB的農(nóng)業(yè)環(huán)境遠(yuǎn)程監(jiān)測系統(tǒng)奠定了基礎(chǔ)，同時也為農(nóng)業(yè)網(wǎng)絡(luò)通信“最后一公里”問題的解決提供了一種解決方案。 該系統(tǒng)的設(shè)計充分利用了網(wǎng)絡(luò)技術(shù)。通過INTERNET，用戶可以隨時了解農(nóng)業(yè)環(huán)境的實時情況以采取措施。系統(tǒng)中嵌入式操作系統(tǒng)μC/OS-Ⅱ的應(yīng)用提高了系統(tǒng)的實時性、可靠性和可擴展性：減少了對系統(tǒng)硬件的依賴，增加了系統(tǒng)安全性；降低了成本。特別是自主開發(fā)的核心板卡，經(jīng)連續(xù)的調(diào)試運行穩(wěn)定、數(shù)據(jù)可靠。 本文首先介紹了高速實時數(shù)據(jù)采集系統(tǒng)的發(fā)展和現(xiàn)狀。由于傳統(tǒng)的設(shè)計方式的欠缺而考慮到將嵌入式操作系統(tǒng)引入到該系統(tǒng)中，很好的解決了多傳感器的接入，使得本系統(tǒng)具有巨大的靈活性和可擴展性。 本文以源碼開放的嵌入式操作系統(tǒng)μC/OS-Ⅱ為核心，以LPC2210微控制器為載體，充分利用GPRS無線網(wǎng)絡(luò)傳輸技術(shù)，實現(xiàn)了高速實時信息監(jiān)測系統(tǒng)的關(guān)鍵設(shè)計。 考慮到該系統(tǒng)以后的可擴展性，在設(shè)計的過程中硬件部分預(yù)留了一部分接口電路以備后續(xù)開發(fā)使用；軟件的設(shè)計過程中應(yīng)該注意的問題和實際操作中出現(xiàn)的一系列問題以及解決辦法在文中都有詳細(xì)的說明，并且軟件的基本構(gòu)架在文章中也有所體現(xiàn)，文章結(jié)尾給出了一些系統(tǒng)經(jīng)實驗后在WEB上發(fā)布顯示的數(shù)據(jù)。
標(biāo)簽： ARM 嵌入式 無線遠(yuǎn)程
上傳時間： 2013-07-09
上傳用戶：juyuantwo
本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實現(xiàn)嵌入式WEB服務(wù)器，此服務(wù)器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet，這樣就能夠利用Internet實現(xiàn)對各種嵌入式設(shè)備的低成本遠(yuǎn)程訪問和資源共享。 本研究實現(xiàn)的嵌入式WEB服務(wù)器以STC89C51系列單片機為核心，用其串口作為與嵌入式設(shè)備的接口，用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口，并通過軟件實現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換，通過以太網(wǎng)實現(xiàn)嵌入式設(shè)備與遠(yuǎn)程計算機之間的雙向數(shù)據(jù)通信，給出了硬件設(shè)計和軟件實現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動。軟件部分研究實現(xiàn)了TCP/IP的各層協(xié)議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實際中得以應(yīng)用，如對于蓄電池電壓的遠(yuǎn)程檢測等。 研究結(jié)果表明，利用嵌入式WEB服務(wù)器將嵌入式設(shè)備連入Internet網(wǎng)絡(luò)是切實可行的。經(jīng)實驗測試整個系統(tǒng)占用資源少，成本較低、移植性較好，能夠完成常用的相關(guān)網(wǎng)絡(luò)通訊功能，網(wǎng)絡(luò)數(shù)據(jù)傳輸可靠性較好。
上傳時間： 2013-04-24
上傳用戶：liucf
書名:數(shù)字邏輯電路的ASIC設(shè)計/實用電子電路設(shè)計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學(xué)出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字?jǐn)?shù)：348000 頁數(shù)：293 印次： 版次：1 紙張：膠版紙 開本： 商品標(biāo)識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內(nèi)容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設(shè)計叢書”之一。本書以實現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設(shè)計為目標(biāo)，以完全同步式電路為基礎(chǔ)，從技術(shù)實現(xiàn)的角度介紹ASIC邏輯電路設(shè)計技術(shù)。內(nèi)容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數(shù)器、定序器設(shè)計及應(yīng)用等，并介紹了實現(xiàn)最佳設(shè)計的各種工程設(shè)計方法。 本書可供信息工程、電子工程、微電子技術(shù)、計算技術(shù)、控制工程等領(lǐng)域的高等院校師生及工程技術(shù)人員、研制開發(fā)人員學(xué)習(xí)參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設(shè)計=更高可靠性設(shè)計方法的實現(xiàn) 1.1 面向高性能系統(tǒng)的設(shè)計 1.2 同步電路的不足 1.3 同步電路設(shè)計 1.4 ASIC機能設(shè)計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構(gòu)成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復(fù)合邏輯門電路的調(diào)整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設(shè)計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設(shè)計 第5章 計數(shù)器電路的設(shè)計 5.1 計數(shù)器設(shè)計的基礎(chǔ) 5.2 各種各樣的計數(shù)器設(shè)計 5.3 LFSR(M系列發(fā)生器)的設(shè)計 第6章 江遜計數(shù)器 6.1 設(shè)計高可靠性的江遜計數(shù)器 6.2 沖刷順序的組成 第7章 定序器設(shè)計 7.1 定序器電路設(shè)計的基礎(chǔ)知識 7.2 把江遜計數(shù)器制作成狀態(tài)機 7.3 一比特?zé)嵛粻顟B(tài)機與江遜狀態(tài)機 7.4 跳躍動作的設(shè)計 第8章 定序器的高可靠化技術(shù) 8.1 高可靠性定序器概述 8.2 關(guān)注高可靠性江遜狀態(tài)機 第9章 定序器的應(yīng)用設(shè)計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設(shè)計 9.3 信號機的設(shè)計 9.4 數(shù)碼存錢箱的設(shè)計 9.5 數(shù)字鎖相環(huán)的設(shè)計 第10章 實現(xiàn)最佳設(shè)計的方法 10.1 如何杜絕運行錯誤的產(chǎn)生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設(shè)定 參考文獻
標(biāo)簽： ASIC 數(shù)字邏輯電路
上傳時間： 2013-06-15
上傳用戶：龍飛艇
藍(lán)牙（Bluetooth）技術(shù)是近年來國外先進國家研究發(fā)展最快的短程無線通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無線控制裝置、近距離移動無線控制設(shè)備、機器人控制、辦公自動化及多媒體娛樂設(shè)備等局部范圍內(nèi)無線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國,由于對藍(lán)牙技術(shù)的研究還處于研究開發(fā)的初級階段, 還沒有形成藍(lán)牙數(shù)據(jù)短距離無線通信的一套開放性應(yīng)用標(biāo)準(zhǔn)。 在無線音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無線音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會受到較大的影響，而國內(nèi)市場上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語音傳輸。所以，對基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無線音頻傳輸領(lǐng)域也具有較為廣闊的市場前景。 本文以嵌入式藍(lán)牙技術(shù)與音頻信號傳輸系統(tǒng)為研究開發(fā)課題，參考國外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無線音頻傳輸系統(tǒng)。本系統(tǒng)通過對雙聲道線性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡化后的HCI層藍(lán)牙應(yīng)用協(xié)議，實現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號點對點的傳輸。 在硬件設(shè)計上，系統(tǒng)采用了模塊化設(shè)計思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負(fù)責(zé)音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制；無線模塊采用藍(lán)牙單芯片解決方案（集成藍(lán)牙射頻、基帶和鏈路管理等），負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設(shè)計上，系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動主要指對MAS3587的基本配置。 對目標(biāo)系統(tǒng)的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結(jié)果表明，輸入音源在經(jīng)過MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒受影響，實際雙聲道音質(zhì)接近于CD音質(zhì)，而無線傳輸?shù)目煽啃赃h(yuǎn)高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現(xiàn)了嵌入式藍(lán)牙無線技術(shù)的優(yōu)勢。
標(biāo)簽： 嵌入式 傳輸 藍(lán)牙技術(shù)
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌?，被廣泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残?，因此要利用這些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
矩陣運算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點，并且隨著動態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義，能夠為高速運算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設(shè)計并實現(xiàn)基于FPGA的矩陣運算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點數(shù)及矩陣的基礎(chǔ)運算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運算的特點和原理，討論了硬件設(shè)計方面重點對具體核心器件結(jié)構(gòu)、特點以及有關(guān)FPGA的設(shè)計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設(shè)計方法，在Quartus II平臺上對其仿真、記錄運算結(jié)果，并對采集到的數(shù)據(jù)結(jié)果進行了深入分析與總結(jié)。 本設(shè)計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現(xiàn)測試，驗證了設(shè)計結(jié)果的正確性，證明了本設(shè)計中矩陣運算速率的實用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時間： 2013-07-07
上傳用戶：xuanjie
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實現(xiàn)提供了可能性，同時節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點問題，對模糊PID算法進行了深入的分析和研究。通過對汽輪機調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對其進行了數(shù)學(xué)建模。采用某汽輪機的實際設(shè)計運行參數(shù)，利用Matlab仿真軟件，對該汽輪機的數(shù)學(xué)模型進行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機組在甩負(fù)荷過程中由于機組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作，使得汽輪發(fā)電機組意外停機的問題，能夠保證汽輪發(fā)電機組在意外甩負(fù)荷時機組正常的機械運轉(zhuǎn)。根據(jù)模糊控制理論的特點及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實現(xiàn)模糊PID算法的具體實現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計輸入和VHDL設(shè)計輸入相結(jié)合的方式實現(xiàn)了模糊PID控制算法，同時分別對實現(xiàn)的各個功能模塊和整個算法模塊進行了功能時序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計實現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時加強了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計開發(fā)成本。
上傳時間： 2013-07-21
上傳用戶：thinode
現(xiàn)代的計算機追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無論從物理性能，還是從電氣性能來看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c，得到各行業(yè)越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設(shè)計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現(xiàn)SATAⅡ協(xié)議，對SATA技術(shù)的推廣、國內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個模塊。提出了物理層串行收/發(fā)器設(shè)計以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu)，給出了作為SATAⅡ鏈路層核心的狀態(tài)機的設(shè)計。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴大數(shù)據(jù)處理位寬的方法，設(shè)計完成了鏈路層的16b/20b編碼模塊，同時為提高數(shù)據(jù)傳輸可靠性和信號的穩(wěn)定性，分別實現(xiàn)了鏈路層CRC校驗?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上，給出了作為傳輸層核心的狀態(tài)機的設(shè)計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協(xié)議狀態(tài)機的設(shè)計，并實現(xiàn)了SATAⅡ新增功能NCQ技術(shù)，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計應(yīng)用更加廣泛，設(shè)計了基于AHB總線的用戶接口。 本設(shè)計采用Verilog HDL語言對需要實現(xiàn)的電路進行描述，并使用Modelsim軟件仿真。仿真結(jié)果表明，本文設(shè)計的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實現(xiàn)的GSM接收機具有靈活、可靠、擴展性好的優(yōu)點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設(shè)計， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運用相關(guān)運算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細(xì)的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點使用THS4501設(shè)計了單獨的差分運算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機硬件測試的結(jié)果，從多方面驗證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
