亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

合成孔徑雷達(dá)(dá)

  • 基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)

    頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前,常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數(shù)字通信領(lǐng)域。 本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表,然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括:相位累加器,可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn));DA轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 本文根據(jù)設(shè)計(jì)指標(biāo),進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì),包括DDS系統(tǒng)框圖的設(shè)計(jì),相位控制字和頻率控字的設(shè)計(jì),以及軟件和硬件設(shè)計(jì),重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì),包括控制系統(tǒng)(頻率控制器和初始相位控制器),尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲器),以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO,即DDS)的原理、電路結(jié)構(gòu),重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。

    標(biāo)簽: FPGA DDS

    上傳時(shí)間: 2013-04-24

    上傳用戶:huangzchytems

  • 基于FPGA的DDS信號源的設(shè)計(jì)

    頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域,目前,常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法,是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究,DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表,然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分:相位累加器可以時(shí)鐘的控制下完成相位的累加;相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn);D/A轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng),該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的,使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展,闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義;然后介紹了DDS的基本理論;接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等;隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片,具有高性能、高性價(jià)比,電路結(jié)構(gòu)簡單等特點(diǎn);接著對輸出信號頻譜進(jìn)行了分析,特別是對信號的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論,由此得出了改善系統(tǒng)性能的幾種方法;最后給出硬件實(shí)物照片和測試結(jié)果,并對此作了一定的分析。

    標(biāo)簽: FPGA DDS 信號源

    上傳時(shí)間: 2013-04-24

    上傳用戶:yx007699

  • ICL7135 A D轉(zhuǎn)換器的雙斜率原理及應(yīng)用實(shí)例

    Integrating A/D converters have two characteristics incommon. First, as the name implies, their

    標(biāo)簽: 7135 ICL D轉(zhuǎn)換 斜率

    上傳時(shí)間: 2013-04-24

    上傳用戶:matlab

  • 基于FPGA的任意波形發(fā)生器

    隨著國民經(jīng)濟(jì)的發(fā)展和社會的進(jìn)步,人們越來越需要便捷的交通工具,從而促進(jìn)了汽車工業(yè)的發(fā)展,同時(shí)汽車發(fā)動機(jī)檢測維修等相關(guān)行業(yè)也發(fā)展起來。在汽車發(fā)動機(jī)檢測維修中,發(fā)動機(jī)電腦(Electronic Control.Unit-ECU)檢測維修是其中最關(guān)鍵的部分。發(fā)動機(jī)電腦根據(jù)發(fā)動機(jī)的曲軸或凸輪軸傳感器信號控制發(fā)動機(jī)的噴油、點(diǎn)火和排氣。所以,維修發(fā)動機(jī)電腦時(shí),必須對其施加正確的信號。目前,許多發(fā)動機(jī)的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統(tǒng)信號,而是多種復(fù)雜波形信號。為了能夠提供這種信號,本文研究并設(shè)計(jì)了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理,采用自行設(shè)計(jì)現(xiàn)場可編程門陣列(FPGA)的方案實(shí)現(xiàn)頻率合成,擴(kuò)展數(shù)據(jù)存儲器存儲波形的量化幅值(波形數(shù)據(jù)),在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計(jì)中采用FPGA芯片EPF10K10QC208-4實(shí)現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級放大電路來完成:第一級對D/A輸出信號進(jìn)行調(diào)整;第二級完成信號濾波及信號幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換,利用極性轉(zhuǎn)換芯片ICL7660實(shí)現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號源相比具有:輸出頻率誤差小,分辨率高,可產(chǎn)生任意波形,成本低,體積小,使用方便,工作穩(wěn)定等優(yōu)點(diǎn),十分適合汽車維修行業(yè)使用,具有較好的市場前景。

    標(biāo)簽: FPGA 任意波形發(fā)生器

    上傳時(shí)間: 2013-04-24

    上傳用戶:KIM66

  • IPC-A-610D-2005電子組裝件可接受條件

    IPC-A-610D是目前全球范圍內(nèi)應(yīng)用最為廣泛的電子組裝標(biāo)準(zhǔn)。 IPC-A-610D用全彩照片和插圖形象地羅列了電子組裝行業(yè)通行的工藝標(biāo)準(zhǔn),是所有質(zhì)保和組裝部門必備的法典。 該標(biāo)準(zhǔn)內(nèi)容涵蓋無鉛焊接、元器件極性和通孔的焊接標(biāo)準(zhǔn)、表面貼裝和分立導(dǎo)線組件、機(jī)械組裝、清潔、標(biāo)記、涂覆以及層壓板要求。 IPC-A-610對所有的質(zhì)檢員、操作員和培訓(xùn)人員來說都具有很大的借鑒意義。 D版本中新增了超過730幅關(guān)于可接受性標(biāo)準(zhǔn)的插圖,其清晰度和準(zhǔn)確度都經(jīng)過了嚴(yán)格的審核。

    標(biāo)簽: IPC-A 2005 610 電子組裝

    上傳時(shí)間: 2013-05-17

    上傳用戶:源弋弋

  • 基于FPGA的數(shù)字合成信號發(fā)生器

    直接數(shù)字頻率合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。 在理論上對DDS的原理及其輸出信號的性能進(jìn)行了分析,采用FPGA實(shí)現(xiàn)了任意波形發(fā)生器,能夠產(chǎn)生三角波、鋸齒波、調(diào)頻波、調(diào)相波、調(diào)幅波和碎發(fā)等十幾種波形,并能通過串行口下載任意波形。在設(shè)計(jì)頻率調(diào)制電路時(shí)采用了頻率字運(yùn)算單元和相位累加器相結(jié)合的結(jié)構(gòu),該方法既可實(shí)現(xiàn)寬帶線性調(diào)頻,又可實(shí)現(xiàn)非線性調(diào)頻。完成了軟件和硬件的設(shè)計(jì)和調(diào)試。對實(shí)驗(yàn)樣機(jī)進(jìn)行了測試,結(jié)果表明性能指標(biāo)達(dá)到了設(shè)計(jì)要求。

    標(biāo)簽: FPGA 數(shù)字 合成 信號發(fā)生器

    上傳時(shí)間: 2013-05-26

    上傳用戶:1234567890qqq

  • “D”功放制作資料

    該論文介紹了D類音頻功放,Class D Audio Power Amplifier,全英文,可以借鑒學(xué)習(xí)。

    標(biāo)簽: 功放制作

    上傳時(shí)間: 2013-06-05

    上傳用戶:英雄

  • 岡薩雷斯《數(shù)字圖像處理》第二版 中文版

    ·岡薩雷斯《數(shù)字圖像處理》第二版 中文版 電子書下載

    標(biāo)簽: nbsp 數(shù)字圖像處理

    上傳時(shí)間: 2013-04-24

    上傳用戶:hmr0452

  • 算法FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器

    高精度的信號源是各種測試和實(shí)驗(yàn)過程中不可缺少的工具,在通信、雷達(dá)、測量、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。傳統(tǒng)的頻率合成方法設(shè)計(jì)的信號源在功能、精度、成本等方面均存在缺陷和不足,不能滿足電子技術(shù)的發(fā)展要求,直接數(shù)字合成(Direct Digital Synthesis)DDS技術(shù)可以提供高性能、高頻高精度的信號源,方便地獲得分辨率高且相位連續(xù)的信號,基于FPGA的DDS技術(shù)提供了升級方便并且成本低廉的解決方案。    本文對DDS的基本原理和輸出頻譜特性進(jìn)行理論分析,總結(jié)出雜散分布規(guī)律。同時(shí)以DDS的頻譜分析為基礎(chǔ),給出了幾種改善雜散的方法。本文結(jié)合相關(guān)文獻(xiàn)資料采用傅立葉變換的方法對相位截?cái)鄷r(shí)DDS雜散信號的頻譜特性進(jìn)行了研究,得到了雜散分布的規(guī)律性結(jié)論,并應(yīng)用在程序設(shè)計(jì)程中;DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件,本文將FPGA器件和DDS技術(shù)相結(jié)合,確定了FPGA器件的整體設(shè)計(jì)方案,詳細(xì)說明了各個(gè)模塊的功能和設(shè)計(jì)方法,并對其關(guān)鍵部分進(jìn)行了優(yōu)化設(shè)計(jì),從而實(shí)現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設(shè)計(jì)方法,十分方便調(diào)試。為了得到滿足設(shè)計(jì)要求的模擬波形,本文還設(shè)計(jì)了幅度調(diào)節(jié)、D/A轉(zhuǎn)換和低通濾波等外圍硬件電路。    實(shí)驗(yàn)結(jié)果表明,本文設(shè)計(jì)的基于DDS技術(shù)的多波形信號源基本能夠滿足普通學(xué)生實(shí)驗(yàn)室的要求。

    標(biāo)簽: FPGA 算法 數(shù)字頻率合成器

    上傳時(shí)間: 2013-06-11

    上傳用戶:woshiayin

  • Verilog HDL高級數(shù)字設(shè)計(jì)

    ·作者:[美]Michael D.Ciletti出版社:電子工業(yè)出版社 內(nèi)容簡介:本書通過大量完整的實(shí)例講解了使用VerilogHDL進(jìn)行超大規(guī)模集成電路設(shè)計(jì)的結(jié)構(gòu)化建模方法、關(guān)鍵步驟和設(shè)計(jì)驗(yàn)證方法等實(shí)用內(nèi)容。全書共分11章,涵蓋了建模、結(jié)構(gòu)平衡、功能驗(yàn)證、故障模擬和邏輯合成等關(guān)鍵問題,還有合成后設(shè)計(jì)確認(rèn)、定時(shí)分析及可測性設(shè)計(jì)等內(nèi)容。

    標(biāo)簽: Verilog nbsp HDL 數(shù)字設(shè)計(jì)

    上傳時(shí)間: 2013-06-19

    上傳用戶:PresidentHuang

主站蜘蛛池模板: 瓮安县| 左权县| 天台县| 水富县| 瑞丽市| 丽水市| 壶关县| 霍邱县| 乐清市| 亳州市| 甘孜| 江源县| 石门县| 沙坪坝区| 大方县| 深泽县| 上犹县| 曲阜市| 日土县| 福清市| 大兴区| 台前县| 武山县| 山丹县| 永福县| 融水| 侯马市| 马公市| 迁西县| 海林市| 浮山县| 长治市| 德阳市| 乌兰县| 屯昌县| 东宁县| 鹤山市| 海城市| 湘阴县| 科尔| 平顺县|