三级在线观看视频,免费一二一二在线视频,国产网站在线

同步協(xié)議

與電網(wǎng)電壓同步的正弦波發(fā)生電路設(shè)計(jì)

目前的有源電力濾波器通常是采用基于瞬時(shí)無功功率理論的諧波電流檢測(cè)方法。其中的ip-iq算法需要用到與電網(wǎng)電壓同步的正余弦信號(hào)，即與電網(wǎng)電壓同頻同相的標(biāo)準(zhǔn)正余弦信號(hào)。該信號(hào)的獲取可以采用鎖相環(huán)加正余弦函數(shù)發(fā)生器的方法，也可采用軟件查表的方法。本設(shè)計(jì)采用全硬件電路完成，即通過鎖相環(huán)加正弦函數(shù)發(fā)生器的方法，可自動(dòng)實(shí)時(shí)跟蹤電網(wǎng)電壓的頻率和相位，不占用微處理器的軟、硬件資源，大大降低了諧波檢測(cè)算法編程的復(fù)雜度。

標(biāo)簽： 電網(wǎng)電壓同步的正弦波發(fā)生電路設(shè)計(jì)

上傳時(shí)間： 2013-10-22

上傳用戶：wxnumen
同步整流技術(shù)簡(jiǎn)單介紹

同步整流技術(shù)簡(jiǎn)單介紹大家都知道，對(duì)于開關(guān)電源，在次級(jí)必然要有一個(gè)整流輸出的過程。作為整流電路的主要元件，通常用的是整流二極管（利用它的單向?qū)щ娞匦裕梢岳斫鉃橐环N被動(dòng)式器件：只要有足夠的正向電壓它就開通，而不需要另外的控制電路。但其導(dǎo)通壓降較高，快恢復(fù)二極管（FRD）或超快恢復(fù)二極管（SRD）可達(dá)1.0～1.2V，即使采用低壓降的肖特基二極管（SBD），也會(huì)產(chǎn)生大約0.6V的壓降。這個(gè)壓降完全是做的無用功，并且整流二極管是一種固定壓降的器件，舉個(gè)例子：如有一個(gè)管子壓降為0.7V，其整流為12V時(shí)它的前端要等效12.7V電壓，損耗占0.7/12.7≈5.5%.而當(dāng)其為3.3V整流時(shí)，損耗為0.7/4（3.3+0.7）≈17.5%。可見此類器件在低壓大電流的工作環(huán)境下其損耗是何等地驚人。這就導(dǎo)致電源效率降低，損耗產(chǎn)生的熱能導(dǎo)致整流管進(jìn)而開關(guān)電源的溫度上升、機(jī)箱溫度上升--------有時(shí)系統(tǒng)運(yùn)行不穩(wěn)定、電腦硬件使用壽命急劇縮短都是拜這個(gè)高溫所賜。隨著電腦硬件技術(shù)的飛速發(fā)展，如GeForce 8800GTX顯卡，其12V峰值電流為16.2A。所以必須制造能提供更大輸出電流（如多核F1，四路12V，每路16A；3.3V和5V輸出電流各高達(dá)24A）的電源轉(zhuǎn)換器。而當(dāng)前世界的能源緊張問題的凸現(xiàn)，為廣大用戶提供更高轉(zhuǎn)換效率（如多核R80，完全符合80PLUS標(biāo)準(zhǔn)）的電源轉(zhuǎn)換器就是我們整個(gè)開關(guān)電源行業(yè)的不可回避的社會(huì)責(zé)任了。如何解決這些問題？尋找更好的整流方式、整流器件。同步整流技術(shù)和通態(tài)電阻（幾毫歐到十幾毫歐）極低的專用功率MOSFET就是在這個(gè)時(shí)刻走上開關(guān)電源技術(shù)發(fā)展的歷史舞臺(tái)了！作為取代整流二極管以降低整流損耗的一種新器件，功率MOSFET屬于電壓控制型器件，它在導(dǎo)通時(shí)的伏安特性呈線性關(guān)系。因?yàn)橛霉β蔒OSFET做整流器時(shí)，要求柵極電壓必須與被整流電壓的相位保持同步才能完成整流功能，故稱之為同步整流。它可以理解為一種主動(dòng)式器件，必須要在其控制極（柵極）有一定電壓才能允許電流通過，這種復(fù)雜的控制要求得到的回報(bào)就是極小的電流損耗。在實(shí)際應(yīng)用中，一般在通過20-30A電流時(shí)才有0.2-0.3V的壓降損耗。因?yàn)槠鋲航档扔陔娏髋c通態(tài)電阻的乘積，故小電流時(shí)，其壓降和恒定壓降的肖特基不同，電流越小壓降越低。這個(gè)特性對(duì)于改善輕載效率（20%）尤為有效。這在80PLUS產(chǎn)品上已成為一種基本的解決方案了。對(duì)于以上提到的兩種整流方案，我們可以通過灌溉農(nóng)田來理解：肖特基整流管可以看成一條建在泥土上沒有鋪水泥的灌溉用的水道，從源頭下來的水源在中途滲漏了很多，十方水可能只有七、八方到了農(nóng)田里面。而同步整流技術(shù)就如同一條鑲嵌了光滑瓷磚的引水通道，除了一點(diǎn)點(diǎn)被太陽(yáng)曬掉的損失外，十方水能有9.5方以上的水真正用于澆灌那些我們?nèi)杖召囈陨娴募Z食。我們的多核F1，多核R80，其3.3V整流電路采用了通態(tài)電阻僅為0.004歐的功率MOSFET，在通過24A峰值電流時(shí)壓降僅為20*0.004=0.08V。如一般PC正常工作時(shí)的3.3V電流為10A，則其壓降損耗僅為10*0.004=0.04V，損耗比例為0.04/4=1%，比之于傳統(tǒng)肖特基加磁放大整流技術(shù)17.5%的損耗，其技術(shù)的進(jìn)步已不僅僅是一個(gè)量的變化，而可以說是有了一個(gè)質(zhì)的飛躍了。也可以說，我們?yōu)橛脩粜藿艘粭l嚴(yán)絲合縫的灌溉電腦配件的供電渠道。

標(biāo)簽： 同步整流

上傳時(shí)間： 2013-10-27

上傳用戶：杏簾在望
pic18fxx8單片機(jī)通用同步異步收發(fā)器的接口電路和c源代碼

pic18fxx8單片機(jī)通用同步異步收發(fā)器的接口電路和c源代碼

標(biāo)簽： fxx8 pic fxx 18

上傳時(shí)間： 2013-11-06

上傳用戶：zhangzhenyu
基于單片機(jī)的輪機(jī)模擬器電站同步表實(shí)現(xiàn)

摘要：本文首先簡(jiǎn)要說明了同步表在船舶電站中的用途，以及實(shí)船上同步表各個(gè)部分的功能和操作方法；文中介紹了在輪機(jī)模擬器上對(duì)于電站同步表的一種新的仿真模型以及該模擬器對(duì)同步表的要求，這一仿真模型和模擬器需求是文中介紹的基于單片機(jī)的同步表的基礎(chǔ)；根據(jù)這一模型，詳細(xì)介紹了用通用單片機(jī)STC89C51實(shí)現(xiàn)輪機(jī)模擬器電站系統(tǒng)上的同步表的系統(tǒng)構(gòu)成，以及模擬實(shí)現(xiàn)同步表各項(xiàng)功能的的硬件和軟件方法，并在文中給出了詳細(xì)的軟件流程圖和部分硬件原理圖以及配套的軟件代碼；在文章最后，簡(jiǎn)要介紹了本文實(shí)現(xiàn)的基于單片機(jī)的同步表的特點(diǎn)以及其在輪機(jī)模擬器上實(shí)際應(yīng)用的表現(xiàn)。關(guān)鍵詞：船舶電站；同步表；單片機(jī)；模擬

標(biāo)簽： 單片機(jī) 輪機(jī)模擬器電站

上傳時(shí)間： 2013-11-23

上傳用戶：lili123
永磁同步電機(jī)控制程序(萬山明)

永磁同步電機(jī)控制程序(萬山明)永磁同步電機(jī)控制程序(萬山明)

標(biāo)簽： 永磁同步電機(jī)控制程序

上傳時(shí)間： 2013-11-22

上傳用戶：yinglimeng
基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計(jì)與實(shí)現(xiàn)

同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。

標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法

上傳時(shí)間： 2013-10-21

上傳用戶：JIMMYCB001
使用Timequest約束和分析源同步電路

04_使用Timequest約束和分析源同步電路

標(biāo)簽： Timequest 分同步電路

上傳時(shí)間： 2013-10-30

上傳用戶：ZJX5201314
基于FPGA的光纖通信系統(tǒng)中幀同步頭檢測(cè)設(shè)計(jì)

　為實(shí)現(xiàn)設(shè)備中存在的低速數(shù)據(jù)光纖通信的同步復(fù)接/ 分接,提出一種基于FPGA 的幀同步頭信號(hào)提取檢測(cè)方案,其中幀頭由7 位巴克碼1110010 組成,在數(shù)據(jù)的接收端首先從復(fù)接數(shù)據(jù)中提取時(shí)鐘信號(hào),進(jìn)而檢測(cè)幀同步信號(hào),為數(shù)字分接提供起始信號(hào),以實(shí)現(xiàn)數(shù)據(jù)的同步分接。實(shí)驗(yàn)表明,此方案成功地在光纖通信系統(tǒng)的接收端檢測(cè)到幀同步信號(hào),從而實(shí)現(xiàn)了數(shù)據(jù)的正確分接。

標(biāo)簽： FPGA 光纖通信系統(tǒng) 幀同步檢測(cè)

上傳時(shí)間： 2013-10-17

上傳用戶：q123321
基于FPGA的新型高性能永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)

為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動(dòng)控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實(shí)驗(yàn)表明，系統(tǒng)具有良好的穩(wěn)定性和動(dòng)態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達(dá)到0.5r/min~4200r/min，對(duì)干擾誤差信號(hào)具有較強(qiáng)的容錯(cuò)性，能夠滿足高性能的運(yùn)動(dòng)控制領(lǐng)域?qū)τ来磐诫姍C(jī)驅(qū)動(dòng)系統(tǒng)的要求。

標(biāo)簽： FPGA 性能永磁同步電機(jī)驅(qū)動(dòng)

上傳時(shí)間： 2013-10-13

上傳用戶：fdmpy
基于IEEE 802.11n無線局域網(wǎng)系統(tǒng)的符號(hào)同步

IEEE 802.11n無線局域網(wǎng)標(biāo)準(zhǔn)為了避免不必要的波束成型采用了循環(huán)移位機(jī)制，該機(jī)制對(duì)符號(hào)同步造成障礙，使得符號(hào)同步產(chǎn)生所謂的假多徑問題。針對(duì)這個(gè)問題，本文提出了一種采用移位疊加的本地訓(xùn)練序列互相關(guān)的同步方法。通過對(duì)IEEE 802.11n無線局域網(wǎng)系統(tǒng)進(jìn)行建模仿真，對(duì)新提出的方法和前人所提出的方法進(jìn)行比較。最終驗(yàn)證該同步方法具有實(shí)用性，能夠大幅度的提升同步的精度，使得符號(hào)同步的定位誤差控制在2個(gè)采樣點(diǎn)之內(nèi)。

標(biāo)簽： 802.11 IEEE 無線局域網(wǎng)

上傳時(shí)間： 2013-10-29

上傳用戶：z754970244