對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大，需要采用先進的視頻編解碼協議進行處理，進而實現檢測現場的實時監控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發板作為硬件平臺，在開發工具QUARTUSII 6．0和MODELSIM_SE 6．1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現視頻圖像采集、存儲、顯示以及實現H．264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統設計的首選，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統的設計方法，加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
互感器是電力系統中電能計量和繼電保護中的重要設備，其精度和可靠性與電力系統的安全性、可靠性和經濟運行密切相關。隨著電力工業的發展，傳統的電磁式互感器已經暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業的發展方向。目前，國產的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據國際標準IEC60044-7、IEC60044-8和國內標準GB20840[1].7-2007、GB20840[1].8-2007，設計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標準電磁式互感器二次側的輸出信號，比較兩路信號的參數，根據比較結果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結構及輸出數字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設計方法。硬件主要采用FPGA技術設計以太網控制器RTL8019的控制電路，以實現電子式互感器信號的遠程接收，同時設計A/D芯片MAX125的控制電路，以實現標準電磁式互感器模擬輸出的數字化。軟件主要采用FPGA的SOPC技術，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發環境下，完成對硬件電路的底層控制，運用準同步算法和DFT算法開發應用程序實現對數字信號的處理。最終完成電子式互感器校驗儀的設計。 最后進行了相關的實驗，所研制的電子式互感器校驗儀對0.5準確級的電子式電壓互感器和0.5準確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經過對實驗數據的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據。
上傳時間： 2013-04-24
上傳用戶：569342831
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
數字信號發生器是數字信號處理中不可缺少的調試設備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設計專用的數字信號發生器，用以達到發送雷達信號的要求。在本文中提出了使用PCI接口的專用數字信號發生器方案。 該方案的目標是能夠采錄雷達信號，把信號發送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發生器具有發送信號的功能，可以把不同形式的信號文件發送到檢測端口，用于設備調試。 在本文中系統設計主要分為硬件和軟件兩個方面來介紹： 硬件部分采用了FPGA邏輯設計加上外圍電路來實現的。在硬件設計中，最主要的是FPGA邏輯設計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數據的功能。 在本文中軟件部分包括驅動軟件和應用軟件。驅動軟件采用PLXSDK驅動開發，通過控制PCI總線完成數據的采錄和發送。應用軟件中包括數據提取和數據發送，采用卡爾曼濾波器等方法。 通過實驗證明該方案完全滿足數據傳輸的要求，達到SPI傳輸的速度要求，能夠完成航跡提取，以及數據傳輸。
上傳時間： 2013-07-14
上傳用戶：腳趾頭
論文于單片機控制的基步進電機調速系統的設計 摘要: 步進電機是將電脈沖信號轉變為角位移或線位移的開環控制元件。在非超載的情況下，電機的轉速、停止的位置只取決于脈沖信號的頻率和脈沖數，而不受負載變化的影響，即給電機加一個脈沖信號，電機則轉過一個步距角。這一線性關系的存在，加上步進電機只有周期性的誤差而無累積誤差等特點。使得在速度、位置等控制領域用步進電機來控制變的非常的簡單。步進電機的調速一般是改變輸入步進電機的脈沖的頻率來實現步進電機的調速，因為步進電機每給一個脈沖就轉動一個固定的角度，這樣就可以通過控制步進電機的一個脈沖到下一個脈沖的時間間隔來改變脈沖的頻率，延時的長短來具體控制步進角來改變電機的轉速，從而實現步進電機的調速。在本設計方案中采用AT89C51型單片機內部的定時器改變CP脈沖的頻率從而實現對步進電機的轉速進行控制，實現電機調速與正反轉的功能。
上傳時間： 2013-06-15
上傳用戶：yw14205
同步技術在許多通訊系統中都是至關重要的，而WCDMA作為第三代移動通信的標準之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現中充當了很重要的角色，所以研究如何在FPGA上實現同步算法是非常具有實際意義的。 本文討論了三步小區搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論，并以節省資源和運行穩定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現；在導頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現相比，本文提出的實現方案巧妙地利用了FPGA的并行運算結構，在XILINX的V4芯片上只用了500個slice就完成了整個小區搜索，最大限度地節省了資源，為小區搜索在FPGA中的模塊小型化提供了途徑。
上傳時間： 2013-08-05
上傳用戶：leileiq
關于PID算法自動控制的詳細介紹，并有如何針對一些具體情況的編程介紹
上傳時間： 2013-08-05
上傳用戶：吳之波123
通用異步收發器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發展和開發過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統芯片中，并且整個設計緊湊、穩定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統設計，對系統劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發板上對系統進行功能驗證。實現了發送、接收和波特率發生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-07-13
上傳用戶：wfl_yy
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發展趨勢，已成為通信系統設計的研究熱點。因此對基于軟件無線電的調制解調技術進行深入細致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎入手，對多速率信號處理中的內插和抽取、帶通采樣、數字變頻等技術進行了分析與探討，為設計和實現8PSK調制解調器提供了非常重要的理論依據。然后，研究了8PSK調制解調技術，詳細論述了它們的基本概念和原理，提出了系統實現方案，在DSP+FPGA平臺上實現了8PSK信號的正確調制解調。文中著重研究了突發通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關器實現，同時實現位同步和幀同步。并且對于突發通信的多普勒頻偏糾正，設計了一個基于自動頻率控制(AFC)環的頻偏檢測器，通過修改數控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結構簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當中的一些關鍵問題進行了介紹。最后，設計了自適應調制解調器，根據信噪比和誤碼率來自適應的改變調制方式，以達到最佳的傳輸性能。
上傳時間： 2013-04-24
上傳用戶：mingaili888
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-06-05
上傳用戶：wys0120
