<samp id="iewkk"></samp> <dl id="iewkk"></dl>
詳細(xì)介紹了(同步信號(hào)塊處理)方法在靜態(tài)軟件接收機(jī)數(shù)據(jù)處理方面的應(yīng)用。首先說(shuō)明了的基本思想,然后具體介紹了捕獲時(shí)根據(jù)相位差求精頻的方法,以及在跟蹤時(shí)使用理想相關(guān)方法進(jìn)行碼跟蹤,使用相位差方法頻率跟蹤的詳細(xì)過(guò)程，最后,在一個(gè)碼周期內(nèi)數(shù)字化碼非整數(shù)的采樣率下,提出了首尾相接的改進(jìn)方法,成功實(shí)現(xiàn)了軟件數(shù)據(jù)的跟蹤。
標(biāo)簽： 相位差 詳細(xì)介紹 同步信號(hào) 數(shù)據(jù)處理
上傳時(shí)間： 2014-01-10
上傳用戶：lhc9102
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來(lái)研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來(lái)對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長(zhǎng)突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長(zhǎng)突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過(guò)程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長(zhǎng)突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過(guò)程，滿足系統(tǒng)要求。
標(biāo)簽： FPGA 海事衛(wèi)星 信號(hào)
上傳時(shí)間： 2013-04-24
上傳用戶：yare
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來(lái)研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來(lái)對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長(zhǎng)突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長(zhǎng)突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過(guò)程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長(zhǎng)突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過(guò)程，滿足系統(tǒng)要求。
標(biāo)簽： 海事衛(wèi)星 信號(hào) 位同步 檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：zukfu
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-21
上傳用戶：JIMMYCB001
根據(jù)突發(fā)OFDM系統(tǒng)的特點(diǎn)，提出了一種具有實(shí)用價(jià)值的OFDM幀同步方法。在經(jīng)典SC算法的基礎(chǔ)上，提出了改進(jìn)型SC算法和基于時(shí)域PN序列的改進(jìn)型SC算法。對(duì)這兩種算法進(jìn)行了仿真對(duì)比，仿真結(jié)果表明基于時(shí)域PN序列的SC算法能夠?qū)崿F(xiàn)突發(fā)幀的精同步，而改進(jìn)型SC算法只能實(shí)現(xiàn)粗同步。但是改進(jìn)型SC算法更適合FPGA實(shí)現(xiàn)，采用Verilog HDL語(yǔ)言，在Quartus II上完成開發(fā)，同時(shí)給出了其在ModelSim 6.5b下的仿真結(jié)果，結(jié)果表明，方案是完全可行的。
上傳時(shí)間： 2013-11-12
上傳用戶：yulg
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-27
上傳用戶：RQB123
PCM－8506BS是一款基于PC/104總線的高性能同步采樣多功能數(shù)據(jù)采集卡，它完全遵循PC/104總線規(guī)范。該采集卡采用了每通道專用的模數(shù)轉(zhuǎn)換器(ADC)和信號(hào)處理電路的硬件架構(gòu)，每個(gè)通道都有強(qiáng)大的處理能力和出色的精準(zhǔn)度，可同步采樣多路模擬信號(hào)，可以實(shí)現(xiàn)直流和動(dòng)態(tài)信號(hào)測(cè)量的高度準(zhǔn)確性。PCM－8506BS具有每通道600kSPS的同步采樣速率，16位分辨率，2路模擬量輸出、8路數(shù)字I/O和2個(gè)定時(shí)/計(jì)數(shù)器。其每個(gè)模擬量輸入通道均有抗混疊濾波器以改善頻域分析性能，有豐富的觸發(fā)采集模式和觸發(fā)源供選擇，適用于多種高要求的數(shù)據(jù)采集場(chǎng)合，包括：電網(wǎng)監(jiān)測(cè)、多相電機(jī)控制、高瞬變信號(hào)采集等。
上傳時(shí)間： 2013-10-17
上傳用戶：bnfm
摘要:分析了影響同步電動(dòng)機(jī)矢m:控制電流控制環(huán)動(dòng)態(tài)特性的主要因索.指出同步電動(dòng)機(jī)反電動(dòng)勢(shì)是 其中最重要的{一擾因索針對(duì)通常采用的F I(比例一積分)電流調(diào) y器因下作頻帶的限制無(wú)法在較高轉(zhuǎn)速時(shí) 抑制反電動(dòng)勢(shì)的影響.提出了前饋補(bǔ)償和變電流環(huán)增益的設(shè)計(jì)方法.少}應(yīng)用于基于數(shù)-f_信寫處理器的矢m:控 制系統(tǒng)給出了系統(tǒng)結(jié)構(gòu)及軟硬件設(shè)計(jì)方案實(shí)驗(yàn)結(jié)果表明.該系統(tǒng)硬件簡(jiǎn)的一控制精l夏高.動(dòng)態(tài)}h I能良好（.caj)
標(biāo)簽： 同步電動(dòng)機(jī) 電流 分 動(dòng)態(tài)特性
上傳時(shí)間： 2016-05-22
上傳用戶：奇奇奔奔
OFDM同步算法 包括粗同步和精同步
上傳時(shí)間： 2021-09-29
上傳用戶：指舞花歌
0067、同步電機(jī)模型的MATLAB仿真論文資料
標(biāo)簽： MATLAB 0067 同步電機(jī) 仿真
上傳時(shí)間： 2013-05-15
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="e22s0"></input>