20世紀(jì)90年代以來，為了緩解能源和環(huán)境對人類生活和社會發(fā)展的壓力，世界各國都投入了大量資金開發(fā)電動汽車。在日本、美國、法國等汽車強(qiáng)國已經(jīng)開發(fā)出一些商品化的電動汽車。我國在“十五”期間，國家電動汽車重大科技專項確立以燃料電池汽車、混合電動汽車、純電動汽車以及相關(guān)的多能源動力總成控制、驅(qū)動電機(jī)、動力蓄電池及燃料電池等關(guān)鍵零部件研發(fā)。 與其它驅(qū)動電機(jī)相比，永磁同步電動機(jī)具有高效率、高功率密度和良好的控制特性，受到人們的普遍關(guān)注，越來越多地應(yīng)用于電動汽車的驅(qū)動裝置中。本文課題以印度REVA公司小型純電動汽車驅(qū)動用永磁同步電動機(jī)及其控制器為研究對象，對永磁同步電動機(jī)本體及控制器硬件進(jìn)行了比較深入的研究，設(shè)計并制作了永磁同步電動機(jī)試驗樣機(jī)以及基于TMS320LF2407A DSP的永磁同步電動機(jī)控制器，在此基礎(chǔ)上展開了初步試驗研究。 本文首先比較了當(dāng)前常用電動汽車驅(qū)動電機(jī)的特點(diǎn)，并綜述了電力電子和計算機(jī)控制技術(shù)在汽車驅(qū)動中的應(yīng)用；然后分析永磁同步電機(jī)氣隙磁場對電機(jī)性能的影響，針對電動汽車驅(qū)動電機(jī)的特點(diǎn)，提出了T形轉(zhuǎn)子永磁同步電動機(jī)，不僅使永磁同步電動機(jī)的氣隙磁場接近正弦同時解決了高速運(yùn)行時磁鋼的固定問題；同時，制作了基于TMS320LF2407A DSP和IPM模塊的永磁同步電動機(jī)矢量控制器，并對控制器進(jìn)行了驅(qū)動無刷直流電動機(jī)的負(fù)載實(shí)驗和永磁同步電機(jī)的空載實(shí)驗；最后，分析永磁同步電機(jī)矢量控制的數(shù)學(xué)模型，并建立了永磁同步電機(jī)的SVPWM驅(qū)動的仿真模型，進(jìn)行了id=0的矢量控制系統(tǒng)仿真，研究了永磁同步電機(jī)參數(shù)對系統(tǒng)動態(tài)響應(yīng)的影響。
標(biāo)簽： 電動汽車 永磁同步電動機(jī) 控制器
上傳時間： 2013-07-23
上傳用戶：cooran
本文分析了永磁同步直線電動機(jī)的運(yùn)行機(jī)理與運(yùn)行特性，并通過坐標(biāo)變換，分別得出了電機(jī)在a—b—c，α—β、d—q坐標(biāo)系下的數(shù)學(xué)模型。針對永磁同步直線電機(jī)模型的非線性與耦合特性，采用了次級磁場定向的矢量控制，并使id=0，不但解決了上述問題，還實(shí)現(xiàn)了最大推力電流比控制。為了獲得平穩(wěn)的推力，采用了SVPWM控制，并對它算法實(shí)現(xiàn)進(jìn)行了研究。 針對速度環(huán)采用傳統(tǒng)PID控制難以滿足高性能矢量控制系統(tǒng)，通過對傳統(tǒng)PID控制和模糊控制理論的研究，將兩者相結(jié)合，設(shè)計出能夠在線自整定的模糊PID控制器。將該控制器代替?zhèn)鹘y(tǒng)的PID控制器應(yīng)用于速度環(huán)，以提高系統(tǒng)的動靜態(tài)性能。 在以上分析的基礎(chǔ)上，設(shè)計了永磁同步直線電機(jī)矢量控制系統(tǒng)的軟、硬件。其中電流檢測采用了新穎的電流傳感器芯片IR2175，以解決溫漂問題；速度檢測采用了增量式光柵尺，設(shè)計了與DSP的接口電路，通過M/T法實(shí)現(xiàn)對電機(jī)的測速。最后在Matlab/Simlink下建立了電機(jī)及其矢量控制系統(tǒng)的仿真模型，并對分別采用傳統(tǒng)PID速度控制器和模糊PID速度控制器的系統(tǒng)進(jìn)行仿真，結(jié)果表明采用模糊PID控制具有更好的動態(tài)響應(yīng)性能，能有效的抑制暫態(tài)和穩(wěn)態(tài)下的推力脈動，對于負(fù)載擾動具有較強(qiáng)的魯棒性。
上傳時間： 2013-07-04
上傳用戶：13681659100
LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實(shí)現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計的靈活性，不需修改電路硬件設(shè)計，縮短了設(shè)計周期，還可以進(jìn)行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個重要因素。 本設(shè)計闡述了各種數(shù)字測頻方法的優(yōu)缺點(diǎn)。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當(dāng)相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設(shè)計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細(xì)的設(shè)計方法和完整的程序設(shè)計以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計
上傳時間： 2013-06-05
上傳用戶：wys0120
碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：yare
隨著微處理器技術(shù)與信息技術(shù)的不斷發(fā)展，嵌入式系統(tǒng)的應(yīng)用也進(jìn)入到國防、工業(yè)、能源、交通以及日常生活中的各個領(lǐng)域。嵌入式系統(tǒng)的軟件核心是嵌入式操作系統(tǒng)。然而，國內(nèi)在嵌入式系統(tǒng)軟件開發(fā)上有很多困難，主要有：國外成熟的RTOS大都價格昂貴并且不公開源代碼，用好這些操作系統(tǒng)需對計算機(jī)體系結(jié)構(gòu)有深刻理解。針對以上問題，免費(fèi)公開源代碼的嵌入式操作系統(tǒng)就倍受矚目了，μC/OS-II就是其中之一。μC/OS-II是面向中小型應(yīng)用的、基于優(yōu)先級的可剝奪嵌入式實(shí)時內(nèi)核，其特點(diǎn)是小巧、性能穩(wěn)定、可免費(fèi)獲得源代碼。 本文在深入研究μC/OS-II內(nèi)核基礎(chǔ)上，將其運(yùn)用于實(shí)際課題，完成了基于ARM架構(gòu)的μC/OS-II移植及實(shí)時同步交流采樣的誤差補(bǔ)償研究。本文主要工作內(nèi)容和研究成果如下： 1.剖析了μC/OS-II操作系統(tǒng)內(nèi)核，重點(diǎn)研究了μC/OS-II內(nèi)核的任務(wù)管理與調(diào)度算法機(jī)理，得出了μC/OS-II內(nèi)核優(yōu)點(diǎn)：任務(wù)調(diào)度算法簡潔、高效、實(shí)時性較好(與Linux相比)。 2.介紹了ARM9體系架構(gòu)，重點(diǎn)講敘了MMU(存儲管理單元)功能。為了提高交流采樣系統(tǒng)的取指令和讀數(shù)據(jù)速度，成功將MMU功能應(yīng)用于本嵌入式系統(tǒng)中。 3.完成了μC/OS-II操作系統(tǒng)在目標(biāo)板上的移植，主要用匯編語言編寫了啟動代碼、開關(guān)中斷、任務(wù)切換和首次任務(wù)切換等函數(shù)。 4.針對國內(nèi)外提出的同步交流采樣誤差補(bǔ)償算法的局限性，本文從理論上對同步交流采樣的準(zhǔn)確誤差進(jìn)行了研究，并嘗試根據(jù)被測信號周期的首尾過零點(diǎn)的三角形相似法，求出誤差參數(shù)并對誤差進(jìn)行補(bǔ)償。此外，考慮到采樣周期△T不均勻，經(jīng)多次采樣后會產(chǎn)生累積誤差，本文也給出了采樣周期△T的優(yōu)化算法。 5.完成了系統(tǒng)硬件設(shè)計，并根據(jù)補(bǔ)償算法和△T優(yōu)化法則，編寫了相應(yīng)采樣驅(qū)動和串口驅(qū)動。最后對實(shí)驗數(shù)據(jù)進(jìn)行了分析和比較，得出重要結(jié)論：該補(bǔ)償算法實(shí)現(xiàn)簡單，計算機(jī)工作量小，精度較高。
標(biāo)簽： ARM COS 架構(gòu) 交流采樣
上傳時間： 2013-04-24
上傳用戶：xzt
LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實(shí)現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計的靈活性，不需修改電路硬件設(shè)計，縮短了設(shè)計周期，還可以進(jìn)行在線升級。
上傳時間： 2013-06-22
上傳用戶：jennyzai
碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：zukfu
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個重要因素。 本設(shè)計闡述了各種數(shù)字測頻方法的優(yōu)缺點(diǎn)。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當(dāng)相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設(shè)計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細(xì)的設(shè)計方法和完整的程序設(shè)計以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
許多電信和計算應(yīng)用都需要一個能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉(zhuǎn)換器。高輸出功率同步控制器 LT3740 就是這些應(yīng)用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉(zhuǎn)換為低至 0.8V 的輸出，並提供 2A 至 20A 的負(fù)載電流。其應(yīng)用包括分布式電源繫統(tǒng)、負(fù)載點(diǎn)調(diào)節(jié)和邏輯電源轉(zhuǎn)換。
上傳時間： 2013-12-30
上傳用戶：arnold
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
