日韩欧美中文字幕电影,日韩欧美四区,国产精品乱码视频

同步通信

基于ZigBee的短距離通信技術(shù)研究.rar

集成了傳感器、嵌入式計算、網(wǎng)絡(luò)和無線通信四大技術(shù)而形成的ZigBee技術(shù)是一種全新的信息獲取和處理技術(shù)，能夠協(xié)作實時監(jiān)測、感知和采集各種環(huán)境或監(jiān)測對象的信息，并對信息進(jìn)行處理，傳送到需要的用戶。ZigBee技術(shù)作為一個全新的領(lǐng)域，對國內(nèi)外的研究者提出了大量的挑戰(zhàn)性課題。時鐘同步是所有分布式系統(tǒng)的重要組成部分，也是ZigBee技術(shù)的一項重要支撐技術(shù)，大多數(shù)ZigBee技術(shù)應(yīng)用比如環(huán)境監(jiān)測系統(tǒng)，導(dǎo)航系統(tǒng)等都需要所搜集的傳感數(shù)據(jù)具有準(zhǔn)確時間信息，否則采集的信息就是不完整的。本論文介紹了國內(nèi)外在ZigBee技術(shù)的發(fā)展與現(xiàn)狀，對IEEE802.15.4/ZigBee的協(xié)議棧做了分析，對現(xiàn)存的幾種主要的時鐘同步算法做了研究。本太陽能航標(biāo)燈同步閃課題中，為了便于太陽能給航標(biāo)燈供電，需要通過休眠機(jī)制來降低功耗；為了保證ZigBee網(wǎng)絡(luò)中各設(shè)備協(xié)同工作，時鐘同步顯得更為重要，它為本系統(tǒng)中的每個航標(biāo)燈提供正確的時鐘信息，不但提高系統(tǒng)的傳輸質(zhì)量和效率，而且讓航標(biāo)燈的同步閃光，在航道中起到很好的助航作用。接著，給出了系統(tǒng)的具體實現(xiàn)過程，包括各硬件模塊的設(shè)計原理、電路原理圖及主要模塊的詳細(xì)實現(xiàn)過程。最后，指出本文的不足及需要改進(jìn)的地方。其中本文重點包括以下三個方面： 1.針對網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、協(xié)議體系結(jié)構(gòu)以及干擾抑制技術(shù)進(jìn)行深入分析，并與其它無線通信技術(shù)進(jìn)行比較及對其相互干擾進(jìn)行研究。 2.對ZigBee節(jié)點時鐘同步算法工作原理做了詳細(xì)的研究，總結(jié)了這些算法的優(yōu)缺點，并在對比現(xiàn)有的幾種時鐘同步算法的基礎(chǔ)上對泛洪時間同步協(xié)議多跳時鐘同步算法的改進(jìn)。 3.設(shè)計了太陽能航標(biāo)燈同步閃光系統(tǒng)，給出了硬件原理圖及軟件流程，并且在制PCB板中電磁兼容問題的解決進(jìn)行了詳細(xì)描述。結(jié)果表明，該系統(tǒng)穩(wěn)定、可靠、高效，具有很高的實用價值。

標(biāo)簽： ZigBee 短距離技術(shù)研究

上傳時間： 2013-04-24

上傳用戶：海陸空653
基于FPGA通信原理實驗系統(tǒng)的研究.rar

通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容，加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點，采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。　本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學(xué)生實際動手能力出發(fā)，利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容，還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學(xué)生的實踐能力大有裨益。　本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感的Gardner算法跟蹤位同步信號。　本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容，分別列出各實驗的數(shù)字化實現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計方案；最后，給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計要求。關(guān)鍵詞：通信原理，實驗系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步

標(biāo)簽： FPGA 通信原理實驗系統(tǒng)

上傳時間： 2013-07-07

上傳用戶：evil
GSM接收機(jī)同步技術(shù)研究與基于FPGA和DSP的接收機(jī)設(shè)計.rar

GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機(jī)的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計， @@　　主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運用相關(guān)運算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點使用THS4501設(shè)計了單獨的差分運算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機(jī)硬件測試的結(jié)果，從多方面驗證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；

標(biāo)簽： FPGA GSM DSP

上傳時間： 2013-07-01

上傳用戶：sh19831212
基于CCSDS標(biāo)準(zhǔn)的幀同步算法研究及其FPGA實現(xiàn).rar

隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結(jié)果。 @@ 本設(shè)計在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設(shè)計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎(chǔ)之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設(shè)計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進(jìn)行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計及實現(xiàn)過程進(jìn)行了詳細(xì)說明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對論文工作進(jìn)行了總結(jié)和展望，分析了其中存在的問題及需要改進(jìn)的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動

標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)

上傳時間： 2013-06-11

上傳用戶：liglechongchong
基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術(shù)研究與實現(xiàn).rar

隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個采集設(shè)備不具有統(tǒng)一的時鐘基準(zhǔn)，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準(zhǔn)確地對事件進(jìn)行分析和判斷，甚至得出錯誤的結(jié)論。因此，時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。目前國內(nèi)外時鐘同步領(lǐng)域常用的技術(shù)有GPS授時技術(shù)，鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時技術(shù)雖然精度高，抗干擾性強(qiáng)，但是由于需要專用的GPS接收機(jī)，若單純使用GPS 授時技術(shù)做時鐘同步，就需要在每個采集點安裝接收機(jī)，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù)，輸出信號的時鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大，適合傳輸?shù)臅r間碼，但是由于其時間精度低，不適合應(yīng)用于高精度時鐘同步的系統(tǒng)。基于上述分析，本文結(jié)合這三種常用技術(shù)，提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時的高精確度和高穩(wěn)定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。本文中的設(shè)計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準(zhǔn)確的UTC時間，并實現(xiàn)了分布式采集系統(tǒng)中各個采集設(shè)備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術(shù)，將GPS 接收芯片輸出的高精度秒信號作為參考基準(zhǔn)，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準(zhǔn)時標(biāo)志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一，節(jié)約了各點布設(shè)GPS 接收機(jī)的高昂成本。最后，通過PC104總線對時鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測試，通過實驗結(jié)果的分析，提出了改進(jìn)方案。實驗表明，改進(jìn)后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術(shù)有著重大的推進(jìn)意義！

標(biāo)簽： FPGA 分布式采集

上傳時間： 2013-08-05

上傳用戶：lz4v4
OFDM系統(tǒng)同步及解調(diào)的FPGA實現(xiàn).rar

自20世紀(jì)80年代以來，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關(guān)注。隨著人們對通信數(shù)據(jù)化、寬帶化、個人化和移動化需求的增強(qiáng)，OFDM技術(shù)在綜合無線接入領(lǐng)域?qū)@得越來越廣泛的應(yīng)用。人們開始集中越來越多的精力開發(fā)OFDM技術(shù)在移動通信領(lǐng)域的應(yīng)用，本文也是基于無線通信平臺上的OFDM技術(shù)的運用。本文的所有內(nèi)容都是建立在空地數(shù)據(jù)無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調(diào)試上。主要包括幀同步(時間同步)算法的研究與設(shè)計、OFDM頻率同步算法的研究與設(shè)計以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。對于無線移動通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點對數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對系統(tǒng)中存在的定時偏差、頻率偏差進(jìn)行定時、頻偏的估計與補(bǔ)償，來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術(shù)的原理、算法和實現(xiàn)方法。目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點，并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結(jié)構(gòu)，重點放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過程。最后介紹了本文實現(xiàn)QAM軟解調(diào)的解調(diào)方法。本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖，然后對框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測試結(jié)果。

標(biāo)簽： OFDM FPGA

上傳時間： 2013-06-26

上傳用戶：希醬大魔王
WCDMA系統(tǒng)下行同步原理與FPGA實現(xiàn).rar

同步是移動通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進(jìn)行的必要過程，對系統(tǒng)的性能影響重大。縱觀移動通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強(qiáng)大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢，逐漸成為ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現(xiàn)與驗證是具有理論和現(xiàn)實意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進(jìn)型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實現(xiàn)復(fù)雜度方面進(jìn)行了比較，給出了下行同步的浮點仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現(xiàn)方案、運算流程和模塊間的接口設(shè)計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現(xiàn)方案，給出了理論分析和仿真、實驗結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計和片上測試，達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA

標(biāo)簽： WCDMA FPGA

上傳時間： 2013-04-24

上傳用戶：wsm555
基于FPGA的SCI串行通信接口的研究與實現(xiàn).rar

國家863項目“飛行控制計算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個項目的進(jìn)一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機(jī)系統(tǒng)間的高速串行通信。本文以此項目為背景，對基于FPGA的SCI串行通信接口進(jìn)行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進(jìn)行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進(jìn)行驗證，運行結(jié)果正常。文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA SCI 串行通信接口

上傳時間： 2013-04-24

上傳用戶：竺羽翎2222
WCDMA下行鏈路同步的研究和FPGA實現(xiàn).rar

同步技術(shù)在許多通訊系統(tǒng)中都是至關(guān)重要的，而WCDMA作為第三代移動通信的標(biāo)準(zhǔn)之一，對其同步算法進(jìn)行研究是非常必要的。FPGA在許多硬件實現(xiàn)中充當(dāng)了很重要的角色，所以研究如何在FPGA上實現(xiàn)同步算法是非常具有實際意義的。本文討論了三步小區(qū)搜索的算法，仿真了其性能，并且對如何進(jìn)行算法的FPGA移植展開了深入的討論。本文對三步小區(qū)搜索的算法按照算法計算量和運算速度的標(biāo)準(zhǔn)分別進(jìn)行了比較和討論，并以節(jié)省資源和運行穩(wěn)定為前提進(jìn)行了FPGA移植。最終在主同步中提出了改進(jìn)型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現(xiàn)方式；在輔同步中提出了改進(jìn)型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現(xiàn)；在導(dǎo)頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。與以往的WCDMA同步的FPGA實現(xiàn)相比，本文提出的實現(xiàn)方案巧妙地利用了FPGA的并行運算結(jié)構(gòu)，在XILINX的V4芯片上只用了500個slice就完成了整個小區(qū)搜索，最大限度地節(jié)省了資源，為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。

標(biāo)簽： WCDMA FPGA 下行鏈路

上傳時間： 2013-08-05

上傳用戶：leileiq
基于FPGA的海事衛(wèi)星突發(fā)信號位同步檢測研究及實現(xiàn).rar

碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標(biāo)簽： FPGA 海事衛(wèi)星信號

上傳時間： 2013-04-24

上傳用戶：yare