應(yīng)用于煤礦、石化等易燃易爆環(huán)境的電子設(shè)備必須滿足防爆的要求，本質(zhì)安全型是最佳的防爆形式。本質(zhì)安全型開關(guān)電源具有重量輕、體積小、制造工藝簡單、成本低、安全性能高等優(yōu)點，因而具有廣闊的發(fā)展前景。單端反激變換器是開關(guān)變換器的一種基本的拓撲結(jié)構(gòu)，在實際中應(yīng)用比較廣泛，因此對單端反激變換器進行本質(zhì)安全特性分析是本質(zhì)安全開關(guān)電源設(shè)計的重要基礎(chǔ)。本質(zhì)安全型開關(guān)變換器的設(shè)計，主要是對變換器中的儲能元件進行設(shè)計，即變換器中的電感和輸出濾波電容進行設(shè)計。 本文對變換器的靜態(tài)特性進行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個動態(tài)范圍內(nèi)的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對單端反激變換器的本質(zhì)安全特性進行了分析，得出輸出本質(zhì)安全型單端反激變換器的非爆炸判斷方法，并通過安全火花試驗裝置對變換器進行爆炸性試驗，驗證了輸出本安判據(jù)的正確性。得出輸出本質(zhì)安全型單端反激變換器的設(shè)計方法，以同時滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質(zhì)安全型單端反激變換器電感、電容參數(shù)的設(shè)計范圍。給出了具體實例，并進行仿真和試驗研究，仿真和實驗結(jié)果驗證了理論分析的正確性和設(shè)計方法的可行性。
上傳時間： 2013-06-25
上傳用戶：水中浮云
各類交流電源在產(chǎn)品開發(fā)過程中都需要進行長時間的帶載測試，以檢驗其電氣性能。傳統(tǒng)使用電阻、電感和電容這類無源元件作為負載的測試方法存在參數(shù)調(diào)節(jié)不方便、發(fā)熱量大、耗能等諸多缺點。為克服傳統(tǒng)測試方法的不足，本文研究了一種帶能量回饋功能的交流電子負載裝置，采用交直交變換結(jié)構(gòu)，由具有公共直流母線的兩級電壓型PWM整流器組成。通過控制前級PWM整流器的輸入功率因數(shù)，在其輸入端模擬不同阻抗特性的負載；后級PWM整流器工作在并網(wǎng)逆變狀態(tài)，將被測試電源發(fā)出的電能回饋至電網(wǎng)進行循環(huán)利用。 交流電子負載屬于一種測試設(shè)備，需要實現(xiàn)用戶交互、通訊、監(jiān)控等功能，因此采用了以DSP芯片為核心的數(shù)字控制方案。本文首先探討了數(shù)字控制技術(shù)對變換器性能的影響，重點討論了當(dāng)數(shù)字脈寬調(diào)制器精度不足時會引起輸出產(chǎn)生極限環(huán)振蕩的問題。分析了極限環(huán)振蕩產(chǎn)生的原因，并以BUCK、BOOST和BUCK-BOOST三種基本變換器的數(shù)字控制器設(shè)計為例，推導(dǎo)出了為避免極限環(huán)振蕩，數(shù)字脈寬調(diào)制器應(yīng)滿足的最小精度要求。在MATLAB中建立了數(shù)字控制器的仿真模型，設(shè)計了一臺數(shù)字控制BUCK變換器實驗樣機，仿真和實驗結(jié)果驗證了理論分析的正確性。 根據(jù)處理電能方式的不同，交流電子負載可分為能量消耗型和能量回饋型兩大類。本文首先針對交流電源產(chǎn)品的功能性測試應(yīng)用場合，提出了一種新的能量消耗型交流電子負載結(jié)構(gòu)和相應(yīng)的控制方法。然后重點介紹了能量回饋型交流電子負載的工作原理及其控制策略。分析了功率電路中主要元件參數(shù)的選取方法。其中，對工作在任意功率因數(shù)情況下的單相PWM整流器中交流濾波電感的取值作了重點討論。在Saber軟件中建立了系統(tǒng)的仿真模型，設(shè)計了一臺以TMS320F2812 DSP芯片為控制核心的能量回饋型交流電子負載原理樣機，仿真和實驗結(jié)果驗證了系統(tǒng)方案的可行性和正確性。最后針對交流電子負載的并網(wǎng)能量回饋功能，初步分析了一種基于正反饋思想的并網(wǎng)系統(tǒng)孤島檢測方法，并進行了仿真驗證。
上傳時間： 2013-07-29
上傳用戶：zlf19911217
開關(guān)電源具有體積小、重量輕、效率高、發(fā)熱量低、性能穩(wěn)定等優(yōu)點，廣泛應(yīng)用于電子整機與設(shè)備中，在以往的AC-DC電路中，由二極管組成的不可控整流器與電力網(wǎng)相接，為在電網(wǎng)中會產(chǎn)生大量的電流諧波和無功功率而污染電網(wǎng)，使得功率因數(shù)較低。為了提高AC-DC電路輸入端的功率因數(shù)，采用了功率因數(shù)校正。 本文采用TMS320F2812實現(xiàn)開關(guān)電源的功率因數(shù)校正，分析了DSP實現(xiàn)功率因數(shù)校正的控制方法和具體實現(xiàn)，對于軟件中參數(shù)的標(biāo)么值實現(xiàn)進行了理論推導(dǎo)，為了使輸出功率在輸入電壓變化的一定范圍內(nèi)保持不變，采用了前饋電壓，對于數(shù)字PI調(diào)節(jié)環(huán)采用了抑制積分飽和的方法，以防止系統(tǒng)失控。 論文中通過對AC-DC整流電路和加入Boost功率因數(shù)校正后的電路進行了Matlab的仿真，通過輸入電壓和輸入電流波形的比較，可以很容易地看到功率因數(shù)的提高。 在具體的電路實現(xiàn)中，采用霍爾元件檢測輸入電感電流、輸入電壓和輸出電壓，經(jīng)過DSP的A/D采樣后，在DSP內(nèi)部經(jīng)過程序計算，輸出PWM波形驅(qū)動MOSFET的開通與關(guān)斷，使輸入電感電流波形與輸入電壓波形一致。 本文實現(xiàn)了系統(tǒng)仿真，給出了仿真波形，分析了硬件設(shè)計電路并完成了電路的局部仿真，軟件編程方面給出了主程序和各個子程序的軟件流程圖，提出了以后研究的方向。
上傳時間： 2013-06-17
上傳用戶：baobao9437
上海交通大學(xué)工程碩士學(xué)位論文 本文首先對視頻監(jiān)控系統(tǒng)的現(xiàn)狀做了簡單分析， 并介紹了本系統(tǒng) 中主要涉及到的相關(guān)技術(shù)，包括嵌入式技術(shù)、圖像壓縮技術(shù)、視頻壓 縮技術(shù)和移動數(shù)據(jù)通信技術(shù)。具備了一定的理論基礎(chǔ)后，提出本系統(tǒng) 的總體設(shè)計方案，明確需要實現(xiàn)的目標(biāo)功能。然后，圍繞目標(biāo)方案詳 細介紹了具體實現(xiàn)方法，包括硬件總體結(jié)構(gòu)、嵌入式 Linux的移植、 USB 攝像頭驅(qū)動移植、Video4Linux 編程方法、網(wǎng)絡(luò)傳輸模塊的開發(fā)、 流媒體系統(tǒng)建立、WAP 程序的開發(fā)等。最后給出了在現(xiàn)網(wǎng)測試環(huán)境中 調(diào)測結(jié)果。 本系統(tǒng)通過嵌入式芯片實現(xiàn)靜態(tài)圖像及視頻的采集、編碼，并將 采集壓縮編碼后的數(shù)據(jù)傳送到視頻中心服務(wù)器， 在2G/3G 移動終端中 以 WAP 或流媒體客戶端方式直接查看遠程圖像。 系統(tǒng)最大的特點是采 用了分布式架構(gòu)的 C/S（采集端至視頻中心服務(wù)器）和 B/S（WAP 服 務(wù)器至移動終端）結(jié)構(gòu)便于系統(tǒng)的動態(tài)擴展；同時也借助了 WAP 技術(shù) 實現(xiàn)了傳統(tǒng)視頻監(jiān)控的無線化。
標(biāo)簽： ARM9 無線圖像 采集系統(tǒng)
上傳時間： 2013-07-05
上傳用戶：cuibaigao
藍牙（Bluetooth）技術(shù)是近年來國外先進國家研究發(fā)展最快的短程無線通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無線控制裝置、近距離移動無線控制設(shè)備、機器人控制、辦公自動化及多媒體娛樂設(shè)備等局部范圍內(nèi)無線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國,由于對藍牙技術(shù)的研究還處于研究開發(fā)的初級階段, 還沒有形成藍牙數(shù)據(jù)短距離無線通信的一套開放性應(yīng)用標(biāo)準(zhǔn)。 在無線音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無線音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會受到較大的影響，而國內(nèi)市場上的藍牙音頻產(chǎn)品僅支持單聲道語音傳輸。所以，對基于藍牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無線音頻傳輸領(lǐng)域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術(shù)與音頻信號傳輸系統(tǒng)為研究開發(fā)課題，參考國外藍牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開發(fā)應(yīng)用的高品質(zhì)雙聲道藍牙無線音頻傳輸系統(tǒng)。本系統(tǒng)通過對雙聲道線性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡化后的HCI層藍牙應(yīng)用協(xié)議，實現(xiàn)了藍牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號點對點的傳輸。 在硬件設(shè)計上，系統(tǒng)采用了模塊化設(shè)計思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負責(zé)音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍牙接口協(xié)議控制；無線模塊采用藍牙單芯片解決方案（集成藍牙射頻、基帶和鏈路管理等），負責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設(shè)計上，系統(tǒng)主要由藍牙協(xié)議解釋、傳輸控制和芯片驅(qū)動三部分構(gòu)成。在藍牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動主要指對MAS3587的基本配置。 對目標(biāo)系統(tǒng)的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結(jié)果表明，輸入音源在經(jīng)過MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒受影響，實際雙聲道音質(zhì)接近于CD音質(zhì)，而無線傳輸?shù)目煽啃赃h高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現(xiàn)了嵌入式藍牙無線技術(shù)的優(yōu)勢。
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實現(xiàn)的GSM接收機具有靈活、可靠、擴展性好的優(yōu)點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設(shè)計， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運用相關(guān)運算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點使用THS4501設(shè)計了單獨的差分運算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機硬件測試的結(jié)果，從多方面驗證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結(jié)果。 @@ 本設(shè)計在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設(shè)計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎(chǔ)之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設(shè)計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計及實現(xiàn)過程進行了詳細說明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對論文工作進行了總結(jié)和展望，分析了其中存在的問題及需要改進的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動
標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)
上傳時間： 2013-06-11
上傳用戶：liglechongchong
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
數(shù)字高清電視是當(dāng)前世界上最先進的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合，是高技術(shù)競爭的焦點之一。其中，信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理、前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象，結(jié)合國際通行的DVB-S/S2標(biāo)準(zhǔn)，研究了該系統(tǒng)在發(fā)射端的設(shè)計與實現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn)，特別是對我國衛(wèi)星電視的發(fā)展進行了詳細的介紹。然后，本文DVB-S/S2信道處理系統(tǒng)的基本原理進行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理，以及基帶信號處理的基本原理。在此基礎(chǔ)上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實現(xiàn)，按功能對DVB-S/S2信道編碼過程進行模塊分解，并針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號處理方面的優(yōu)勢，本文重點對其中的幾個關(guān)鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現(xiàn)算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性。
標(biāo)簽： DVBSS2 FPGA 調(diào)制器
上傳時間： 2013-07-10
上傳用戶：gmh1314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
