經典教程,錢能的c++程序設計教程,找了好久的
標簽： 教程 程序
上傳時間： 2014-01-11
上傳用戶：417313137
請在安裝及運行時點擊右鍵 用其中的管理員模式運行 否則可能無法正常使用 筆記本在安裝后請在客戶端 屬性--網絡中選擇正確的網卡
標簽： 運行 模式 正 筆記本
上傳時間： 2015-12-31
上傳用戶：xlcky
Delphi中工作列狀態區的設計參考文件資料
標簽： Delphi
上傳時間： 2013-12-16
上傳用戶：gxmm
在JENNIC平臺上寫的AD端口采集程序,AD采集后經DA輸出,可用于AD口的測試.
標簽： JENNIC 采集 AD 端口
上傳時間： 2013-12-29
上傳用戶：lijinchuan
TC&MSC高階函式庫設計技術, 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.
標簽： MSC DOS 程式 TC
上傳時間： 2014-01-21
先用makefile編譯,連接后,client發字符到server端并返回該字符串,遇到a,e,i,o,u則加*號,如*a,收到fin字符串則結束客戶端及服務器端程序.實現echo功能
標簽： makefile client server echo
上傳時間： 2016-01-14
上傳用戶：邶刖
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的
標簽： BIC-MIMO-OFDM 2007 系統 性能分析
上傳用戶：BIBI
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
蟲蟲下載站版權所有 京ICP備2021023401號-1
