<li id="mwmmk"></li>
針對現有IEEE802.11n協議中存在的節點間競爭信道時沖突概率較大和系統吞吐量受限的問題，提出一種新的基于主導節點競爭的MAC信道接入機制。該方法根據節點的地理位置將所有節點分成若干個獨立的區域組，每個組設一個主導節點，由主導節點競爭信道；當主導節點競爭到信道后，組中其他成員節點在主導節點發送完數據之后，根據主導節點發送的輪詢幀中的調度信息輪流發送數據。理論分析和仿真結果表明，與傳統分布式協調功能DCF信道接入機制相比，文中方法能提高系統的整體性能，減小站點之間競爭信道時的碰撞概率，在節點數量較多時系統的整體性能更優。
標簽： 802.11 節點 機制 協議
上傳時間： 2014-01-21
上傳用戶：wmwai1314
采用網絡模擬仿真方法，選用NS2仿真軟件模擬IP網絡運行。編程實現四種典型的網絡拓撲結構：總線型、星型、環型、網型，選取網絡傳輸中的數據包延時、延時抖動、丟包率以及吞吐量等關鍵性能指標為實驗采集對象。通過大量的仿真實驗數據分析不同拓撲類型對IP網絡性能產生的不同影響。
標簽： NS2 IP網絡 仿真 性能分析
上傳時間： 2013-12-23
上傳用戶：chongchongsunnan
Turbo碼是一種低信噪比條件下也能達到優異糾錯性能的信道編碼。早期為了強調Turbo碼接近香農限的優異性能，研究的碼字長度非常大[1～2]，存在譯碼復雜度大、譯碼時延長等問題。突發數據通信以傳輸中小長度的數據報文業務為主，所以突發通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發數據通信中的信道編碼應用，研究了短幀長Turbo碼編譯碼算法的FPGA實現。實現中采用了優化的編譯碼算法，以降低譯碼復雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。
標簽： Turbo FPGA 突發通信
上傳時間： 2013-12-09
上傳用戶：yuchunhai1990
產品說明 瞻博網絡®SSG500系列安全業務網關由高性能安全平臺組成，幫助區域性分支機構和中等規模的獨立企業免受內外攻擊并阻止未授權的訪問，從而滿足法規遵從性要求。瞻博網絡SSG550/SSG550M安全業務網關提供1Gbps以上的狀態防火墻吞吐量和500Mbps的IPsecVPN吞吐量，而瞻博網絡SSG520/SSG520M安全業務網關則提供650Mbps的狀態防火墻吞吐量和300Mbps的IPsecVPN吞吐量。 安全性：由一流合作伙伴提供支持的經實踐檢驗的統一威脅管理(UTM)安全特性，能夠提供防范蠕蟲、病毒、木馬、垃圾郵件和不斷出現的惡意軟件的能力。為了滿足內部安全和法規遵從性要求，SSG500系列支持一整套高級網絡防護特性，例如安全域、虛擬路由器和虛擬局域網，使管理員能夠把網絡分割為不同的安全域，每個域都運行自己獨特的安全策略。保護每個安全域的策略包含了訪問控制規則以及任意UTM安全功能所提供的檢測規則。
標簽： SSG 500 業務網關
上傳時間： 2013-11-22
上傳用戶：sammi
介紹這一章介紹ARMTDMI-S 處理器包含以下小節 關于ARM7TDMI-S 處理器 ARM7TDMI-S 結構 ARM7TDMI-S 模塊內核和功能框圖 ARM7TDMI-S 指令集匯總 Rev 3a 和Rev 4 之間的差異1.1 關于ARM7TDMI-S 處理器ARM7TDMI-S 處理器是ARM 通用32 位微處理器家族的成員之一ARM 處理器具有優異的性能但功耗卻很低使用門的數量也很少ARM 結構是基于精簡指令集計算機(RISC)原理而設計的指令集和相關的譯碼機制比復雜指令集計算機要簡單得多這樣的簡化實現了 高的指令吞吐量 出色的實時中斷響應 小的高性價比的處理器宏單元
標簽： arm7tdmi
上傳時間： 2014-12-30
上傳用戶：xiaowei314
本文簡要介紹一種基于Monte Carlo模型和時隙驅動相結合的WCDMA R99 HSDPA網絡規劃仿真模型，并通過該模型對一則案例在動態功率分配和靜態功率分配情況下分別進行仿真。在最后部分，文章給出仿真結果，討論聯合載頻和獨立載頻吞吐量差別，并分析功率分配方式對下行吞吐量和資源利用率的影響。
標簽： WCDMA HSDPA R99 功率分配
上傳時間： 2013-11-08
上傳用戶：ljmwh2000
提出了一種基于9/7小波的二維小波變換器的硬件設計方案.通過優化算法以及采用行列變換并行處理的方式,提高了變換器的數據吞吐量.該方案采用了流水線技術,較大地提高了硬件效率.綜合結果表明,該方案的系統時鐘可達到110 MHz,且具有高速、高吞吐量、片內存儲器小等優點.
標簽： JPEG 2000 VLSI 二維小波變換
上傳時間： 2015-01-03
上傳用戶：yangbo69
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設備專業組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構以及圖形加速端口（AGP）。 轉向PCIe主要是為了實現顯著增強系統吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這 些都是基于總線的傳統互連標準所達不到的。PCI Express標準在設計時著眼于未來，并且能夠繼續演 進，從而為系統提供更大的吞吐量。第一代PCIe規定的吞吐量是每秒2.5千兆比特（Gbps），第二代規 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經支持8.0 Gbps的吞吐量。在PCIe標準繼續充分利 用最新技術來提供不斷加大的吞吐量的同時，采用分層協議也便于PCI向PCIe的演進，并保持了與現有 PCI應用的驅動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網絡 組建、通信、存儲、工業電子設備和消費類電子產品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結構 本節介紹了PCIe協議的基本工作原理以及當今系統中實現和支持PCIe協議所需要的各個組成部分。本節 的目標在于提供PCIe的相關工作知識，并未涉及到PCIe協議的具體復雜性。 PCIe的優勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數據包的串行連接協議，它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串 行的數據轉換的需要，部分是由于向基于數據包實現方案的轉移。 PCIe保留了PCI的基本載入-存儲體系架構，包括支持以前由PCI-X標準加入的分割事務處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真傳統并行總線的 邊帶信號，并用于提供更高水平的健壯性和功能性。此規格定義了許多既支持當今需要又支持未來擴展 的特性，同時還保持了與PCI軟件驅動程序的兼容性。PCI Express的先進特性包括：自主功率管理； 先進錯誤報告；通過端對端循環冗余校驗（ECRC）實現的端對端可靠性，支持熱插拔；以及服務質量（QoS）流量分級。
標簽： pcie_cn pcie 基本概念 工作原理
上傳時間： 2013-11-29
上傳用戶：zw380105939
本程序用c++語言實現了wcdma系統當中的信道預測算法，并給出了該算法的吞吐量以及誤碼率的性能
標簽： wcdma 程序 信道 語言
上傳時間： 2013-12-22
上傳用戶：zhuimenghuadie
隨著無線mesh網絡的普及，其規模和復雜程度持續發展。然而多跳的mesh網絡遇到越來越多的難題，比如帶寬降低，無線干擾以及網絡時延等。譬如，在網絡中的每一跳吞吐量會下降多達50％，連續多跳情況下吞吐量下降得更迅速，其結果將導致網絡性能的嚴重降低。在語音和視頻應用大量運行的極端情況下，時延和RF干擾將達到不可接受的程度，而導致連接完全中斷
標簽： mesh 無線 網絡
上傳時間： 2015-09-08
上傳用戶：海陸空653
蟲蟲下載站版權所有 京ICP備2021023401號-1
<cite id="simim"></cite>
