數(shù)據(jù)結(jié)構(gòu)的一次作業(yè)，用于計算哈夫曼編碼，比較簡單 ，請多指教！
標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu)
上傳時間： 2013-12-17
上傳用戶：plsee
統(tǒng)計一段英文中各字母出現(xiàn)的頻率，并用哈夫曼樹進(jìn)行編碼
上傳時間： 2017-07-20
上傳用戶：wang5829
根據(jù)ascii碼文件中各ascii字符出現(xiàn)的頻率情況創(chuàng)建Haffman樹，再將各字符對應(yīng)的哈夫曼編碼寫入文件中，實現(xiàn)文件壓縮。
上傳時間： 2014-01-20
上傳用戶：Miyuki
本程序運用C語言中結(jié)構(gòu)化程序的思想，將程序分為函數(shù)模塊的方法逐一實現(xiàn)。程序分為2個函數(shù)模塊HUFFMAN(tree1)、HUFFMANCODE(code1,tree1)，和主體函數(shù)main；程序結(jié)構(gòu)清楚，運行正常，正常實現(xiàn)哈夫曼編碼。
上傳時間： 2017-07-28
上傳用戶：lingzhichao
在電報收發(fā)、數(shù)據(jù)通信過程中，可使用前綴編碼使字符編碼的平均長度最短。這種前綴編碼可通過構(gòu)造哈夫曼樹的方式來實現(xiàn)。 算法輸入：各字符及其權(quán)值。 算法輸出：各字符的編碼串
標(biāo)簽： 電報 收發(fā) 數(shù)據(jù)通信 過程
上傳時間： 2017-08-13
上傳用戶：zhouli
從 Mentor Graphics 的自動測試圖形生成（ATPG）工具 FastScan的 測試文檔中提取出測試電路（CUT）的測試模式，生成便于對應(yīng)壓縮算法的文件 格式。 本文中， 給出了 2 種壓縮測試模式的方法， 一種是基于統(tǒng)計的哈夫曼編碼， 一種是基于差分運算的Golomb 編碼。本次畢業(yè)設(shè)計中，在熟悉Mentor Graphics ATPG工具 FastScan的基本功能和其主要的測試模式輸出文件的格式的基礎(chǔ)上， 實現(xiàn)其中測試結(jié)構(gòu)和測試模式數(shù)據(jù)的分析提取， 并且在掌握典型的測試模式壓縮 算法的思想以及 C/C++開發(fā)環(huán)境的前提下，選擇或綜合相關(guān)的優(yōu)化壓縮算法，針 對測試結(jié)構(gòu)信息，實現(xiàn)測試模式數(shù)據(jù)的壓縮，及軟件的基本圖形化操作和結(jié)果報 告界面。
標(biāo)簽： Graphics FastScan Mentor ATPG
上傳時間： 2017-08-17
上傳用戶：bcjtao
主要有哈夫曼編碼、香農(nóng)-費諾編碼及算術(shù)編碼三種無損壓縮編碼； 使用c#編寫的Windows窗體程序，有詳細(xì)注釋說明等。
標(biāo)簽： 無損壓縮編碼 C# Windows窗體程序
上傳時間： 2015-12-14
上傳用戶：gbstar
基于Verilog語言的實用FPGA設(shè)計(美),國外verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來，不下別后悔~~
上傳時間： 2013-04-24
上傳用戶：zhyiroy
本文以“機車車輛輪對動態(tài)檢測裝置”為研究背景，以改進(jìn)提升裝置性能為目標(biāo)，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語言Verilog，以RedLogic的RVDK開發(fā)板作為硬件平臺，在開發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計與仿真驗證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進(jìn)行數(shù)字化，然后從數(shù)據(jù)流中提取有效數(shù)據(jù)，加以適當(dāng)裁剪，最后將奇偶場圖像數(shù)據(jù)合并成幀，存儲到存儲器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成，由FPGA對SAA7113芯片初始化設(shè)置、控制，并對數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實時性與算法復(fù)雜度等因素，從裝置的圖像處理流程中有選擇性地實現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式，在FPGA上實現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實際的圖像數(shù)據(jù)塊對系統(tǒng)進(jìn)行了驗證。
上傳時間： 2013-04-24
上傳用戶：qazwsc
JPEG是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國際標(biāo)準(zhǔn)化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標(biāo)準(zhǔn)。JPEG的基于DCT變換有損壓縮具有高壓縮比特點，被廣泛應(yīng)用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡(luò)程序中。 動態(tài)圖像的JPEG編解碼處理要求圖像恢復(fù)質(zhì)量高、實時性強，本課題就是針對這兩個方面的要求展開的研究。該系統(tǒng)由圖像編碼服務(wù)器端和圖像解碼客戶端組成。其中，服務(wù)器端實時采集攝像頭傳送的動態(tài)圖像，進(jìn)行JPEG編碼，通過網(wǎng)絡(luò)傳送碼流到客戶端；客戶端接收碼流，經(jīng)過JPEG解碼，恢復(fù)出原始圖像送VGA顯示。設(shè)計結(jié)果完全達(dá)到了實時性的要求。 本文從系統(tǒng)實現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開發(fā)平臺，介紹FPGA的結(jié)構(gòu)特點以及它的設(shè)計流程和指導(dǎo)原則；然后從JPEG圖像壓縮技術(shù)發(fā)展的歷程出發(fā)，分析JPEG標(biāo)準(zhǔn)實現(xiàn)高壓縮比高質(zhì)量圖像處理的原理；針對FPGA在算法實現(xiàn)上的特點，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設(shè)計了基于改進(jìn)的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進(jìn)行優(yōu)化的霍夫曼查找表結(jié)構(gòu)，并且從系統(tǒng)整體上對JPEG編解碼進(jìn)行簡化，以提高系統(tǒng)的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線的要求，把圖像采集，JPEG圖像壓縮和網(wǎng)絡(luò)傳輸轉(zhuǎn)變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運行，在FPGA芯片上實現(xiàn)整個JPEG實時圖像編解碼系統(tǒng)(soc)。 在FPGA上實現(xiàn)硬件模塊化的JPEG算法，具有造價低功耗低，性能穩(wěn)定，圖像恢復(fù)后質(zhì)量高等優(yōu)點，適用于精度要求高且需要對圖像進(jìn)行逐幀處理的遠(yuǎn)程微小目標(biāo)識別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動畫特技制作，對降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實意義。通過在FPGA上實現(xiàn)JPEG編解碼，進(jìn)一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢所在，深入了解進(jìn)行此類硬件模塊設(shè)計的技術(shù)特點，是本課題的重要學(xué)術(shù)意義所在。
上傳時間： 2013-04-24
上傳用戶：shangdafreya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<bdo id="ao0a6"></bdo>