作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能?！ ∨c國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進?！ “苿撔挛㈦娮庸镜腣EGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行?！ ”疚牡氖紫冉榻B了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求?！ ?/p>
上傳時間： 2013-07-07
上傳用戶：標點符號
最新的研究進展是OFDM的出現，并且在2000年出現了第一個采用此技術的無線標準(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數據速率，因此可以預想在第四代系統中也將使用此技術。 寬帶應用和高速率數據傳輸是OFDM調制/多址技術通信系統的重要特征之一。作者通過參與國家863計劃項目“OFDM通信系統”一年以來的研發工作，對OFDM通信系統及相關技術有了深入的理解，積累了大量實際經驗，并在相關工作中取得了部分研究成果。 另一方面，關于寬帶自適應均衡技術的研究在近年來也引起了廣泛的關注。它是補償信道畸變的重要的技術之一。作者通過參與該項目FPGA部分的開發與調試工作，基于單片FPGA實現了均衡部分；此外，作者在頻域自適應均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據上述工作的內容展開的。 首先介紹了本課題相關技術的發展情況，主要包括：OFDM系統的技術原理、技術優勢、歷史和現狀，均衡技術的特點和發展等。末尾敘述了本課題的來源和研究意義，并簡介了作者的主要工作和貢獻。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時域均衡器，均是單載波非擴頻數字調制中常用到的均衡器和均衡算法，為接下來的進一步研究作理論參考。 接著，論述了均衡必須用到的信道估計技術。重點就該方案的核心算法(頻域均衡算法)進行了數學上進行了較深入的研究，建立系統模型，并據此推導了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內插。采用WSSUS信道模型進行了計算機仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統地、有重點地對該方案的原理和實質進行了較深入的討論。歸納比較了各種算法的算法復雜度和能達到的性能，并且結合信道糾錯編解碼進行了細致的分析。進一步嘗試設計了無線局域網OFDM系統的設計，采用典型的歐洲Hyperlan2系統為例，把研究成果引入到實際的整個系統中來看。結合具體的系統指出了該均衡算法在抗衰落和相位偏移方面的應用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號芯片針對OFDM系統實現頻域自適應均衡的方法，主要給出了設計方法、時序仿真結果和處理速度估值等；并結合最新的FPGA發展動態和特點，對基于FPGA實現其他均衡算法的升級空間進行了討論。 本文的結束語中，對作者在本文中所作貢獻進行了總結，并指出了仍有待深入研究的幾個問題。
上傳時間： 2013-04-24
上傳用戶：
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時的系統性能-MATLAB simulation PSK communication error analysis
上傳時間： 2013-04-24
上傳用戶：924484786
該文進行的設計作為數控系統大課題中的一個子課題,主要研究利用PCI總線來實現對外圍IO的操作,硬件上包括設計一塊PCI接口卡并測試通過,軟件上實現了PCI接口卡在Linux下的驅動和用軟PLC來實現對外圍IO的操作.該文在比較幾種微機總線的基礎上,為了實現數控系統高速、高精度、低功耗的要求,采用PCI總線進行設計.隨著可編程邏輯器件的發展,為在一片PLD芯片內實現復雜的邏輯控制提供了條件.該文在綜合比較開發PCI卡的幾種方法的基礎上,選擇了使用FPGA來實現PCI接口卡設計.用VHDL語言對FPGA編程,采用模塊化的設計方法進行設計,用狀態機來控制PCI邏輯的時序.設計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現場調試通過.為方便所設計的PCI卡在數控系統及其它系統中應用,該文設計了PCI卡在Linux下的設備驅動程序,主要包括設備的注冊與注銷、與Linux內核的接口、相關的入口函數、驅動程序的編碼、編譯、加載與卸載等,并編寫了相應的測試代碼,在Linux環境下調試通過.為了解決數控系統中PLC的應用問題,該文還設計了PCI卡在軟PLC中的應用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎上,設計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅動程序從PCI卡中讀取數據,傳送到MatPLC內核的全局變量中,輸出模塊從內核全局變量讀取數據并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關項目[2002A1040402]、廣東省科技攻關項目[2003C101002]、廣州市重大科技攻關計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
隨著電子技術和EDA技術的發展,大規?？删幊踢壿嬈骷LD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
大規模可編程邏輯器件CPLD和FPGA是當今應用最廣泛的兩類可編程專用集成電路(ASIC),電子設計工程師用它可以在辦公室或實驗室里設計出所需的專用集成電路,從而大大縮短了產品上市時間,降低了開發成本.此外,可編程邏輯器件還具有靜態可重復編程和動態系統重構的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統設計的靈活性和通用性.該設計完成了在一片可編程邏輯器件上開發簡易計算機的設計任務,將單片機與單片機外圍電路集成化,能夠輸入指令、執行指令、輸出結果,具有在電子系統中應用的普遍意義,另外,也可以用于計算機組成原理的教學試驗.該文第一章簡要介紹了可編程ASIC和EDA技術的歷史、現狀、未來并對本課題作了簡要陳述.第二章在芯片設計的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設計過程和設計手段,首先將簡易計算機劃分為運算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設計的綜合與實現做了總結,給出了時序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實現進行了初淺的探索與嘗試.從計算機體系結構入手,剖析了精簡指令集計算機的原理,通過該設計的實踐對ASIC和EDA的設計潛力有了更進一步的領悟.
上傳時間： 2013-05-21
上傳用戶：hewenzhi
本文主要介紹了如何運用可編程邏輯器件(FPGA)實現電機的變頻調速控制系統。 目前，電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(MCU)或數字信號處理器(DSP)。而FPGA的數字資源豐富、工作頻率高、可在系統編程等特點使得開發靈活、開發周期相對短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機，簡化了硬件和軟件設計，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機以外：可以制成通用的“IP核”應用到MCU(或DSP)，或是作為片內外設，這樣就節約了片內資源；另外，它還是ASIC設計的驗證的必經階段，這是本文選題和工作的意義。本文設計的FPGA調速控制系統以及2個IP核，下載到芯片，通過驗證?！ ”疚牡谝徽戮w論介紹了可編程邏輯器件的發展、應用，以及EDA的發展歷程，還介紹了ASIC等。針對FPGA的快速發展，論述了它在變頻調速技術應用中的優勢。 第二章介紹了交流電動機變頻調速技術及其相關技術的發展和應用情況。著重介紹了電壓空間矢量調制方式，以及矢量控制技術、技術發展。 第三章詳細介紹了SVPWM調速系統整個系統的FPGA設計，給出了設計思路、具體方案、邏輯時序分析；最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調速系統運用的FPGA設計結果，驅動電機，得到實驗波形。論證了FPGA在調速系統應用中的可行性和意義?！ 〉谒恼陆榻B了作者針對課題相關的一些內容所設計出的IP核，給出的實驗結果等?！ ≌撐淖詈?，對本課題所做的工作進行了簡單的總結。
上傳時間： 2013-04-24
上傳用戶：zhaiyanzhong
ISO和ITU-T制定的一系列視頻編碼國際標準的推出，開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上，綜合出各種標準中實現途徑的共性和優勢，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點，建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后，就可作為專用視頻壓縮編碼器進行門級電路設計的原型，構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景，通過使用離散余弦變換和熵編碼，對運動圖像從空間上進行壓縮編碼，使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時，系統的設計將解碼的工作量大幅度降低，功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合，滿足工程樣機的前期研發需要。
上傳時間： 2013-04-24
上傳用戶：xiangwuy
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
三相異步電動機的Matlab仿真，在Simulink中搭建了異步電動機模型
上傳時間： 2013-08-03
上傳用戶：壞天使kk
