VIP專區-嵌入式/單片機編程源碼精選合集系列（44）資源包含以下內容：1. 凌陽單片機擴展8255
為用戶在中提供一個I/O 擴展的方法.2. 利用單片機的定時器.3. music接管0.5W揚聲器,就可以唱歌了,如果你覺得不好聽,就調節一下與時間有關了延遲涵數,看看有何變化..4. VHDL應用與開發實踐 VHDL應用與開發實踐.5. JamVM是一種很優秀的嵌入式Java虛擬機.6. OK系列PCI圖象卡編程程序,MFC方式,壓縮形式.7. 一種有效控制溫度的智能溫度記錄儀.8. 這是關于VxWorks下IPv6協議的實現的碩士論文,歡迎分享.9. 很適用的PS/2源程序,歡迎大家下載.
目前比較流行.10. 汗諾塔.11. 手持點菜設備得一個嵌入式系統.12. 51 與fifoidt7202的控制編程
供大家參考.13. 8254 和串口 的程序
實際工程項目作了少許刪改
大家參考.14. 這是一個4*4鍵盤控制液晶顯示器的匯編語言程序。是用MICROCHIP的MPLAB IDE編寫的。附有硬件連接方式。.15. 這是用PIC單片機控制鍵盤和APR9600芯片.16. 51單片機程序源碼.17. 這是一個在minigui下面用來實現曲線動態顯示功能的一段代碼.18. 該段代碼實現了在arm2410的平臺下使用gprs模塊實現收發短消息.19. 該程序實現公園導游功能.20. 此程序實現了表達式求值.21. 5個單片機程序。TCP_IP.c帶注解：凌陽單片機的。dds.c51：51單片機.22. 嵌入式系統及實時軟件開發,好書希望大家喜歡.23. 嵌入式系統中Bootloader的設計與實現.24. 用神經網絡來跟蹤博弈過程.25. 用maxplus2實現的一種通用邏輯模塊.26. 星光s3c44b0 ARM開發板的一些比較好的供學習的示例程序.27. TI TMS320C5000的算法設計標準
有源碼.28. ucos gui原代碼.29. cirrus的ep7312的各個測試程序.30. 一個在TI的MSP430單片機上移植UCOS2操作系統的例子.31. 一個在430單片機上移植UCGUI的例子.32. PLD編程筆記
使用abel語言的有關個人心得筆記.33. 關于pld編程筆記的進一步補充。
對前文錯誤有些糾正.34. 介紹ispexpert的使用方法.35. 步進電機的和序.36. N6221的單片程序.37. LED燈的一些源碼.38. LCD液晶的應用程序.39. 步進電機的源代碼.40. 串口通信的程序源代碼.
標簽：
機床
夾具
設計手冊
上傳時間：
2013-05-29
上傳用戶：eeworm
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
標簽：
FPGA
可重構
通訊
糾錯
上傳時間：
2013-07-01
上傳用戶：myworkpost
源代碼\用動態規劃算法計算序列關系個數
用關系"<"和"="將3個數a，b，c依次序排列時，有13種不同的序列關系：
a=b=c,a=b<c,a<b=v,a<b<c,a<c<b
a=c<b,b<a=c,b<a<c,b<c<a,b=c<a
c<a=b,c<a<b,c<b<a
若要將n個數依序列，設計一個動態規劃算法，計算出有多少種不同的序列關系，
要求算法只占用O(n),只耗時O(n*n).
標簽：
lt
源代碼
動態規劃
序列
上傳時間：
2013-12-26
上傳用戶：siguazgb
