完整的jpeg encoder verilog code,DCT部分採(cǎi)用1991 IEEE transection paper,利用skew circular convolution來(lái)實(shí)現(xiàn)精簡(jiǎn)電路
標(biāo)簽： convolution transection circular encoder
上傳時(shí)間： 2014-01-20
上傳用戶(hù)：waizhang
ALTERA PWM電路 這是一個(gè)ALTERA的PWM電路，可以整合到NIOSII IDE中，來(lái)完成一個(gè)PWM的系統(tǒng)。
標(biāo)簽： ALTERA PWM
上傳時(shí)間： 2013-12-08
上傳用戶(hù)：zxc23456789
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門(mén)者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶(hù)：trepb001
一個(gè)可以計(jì)算分壓電路的源碼。 可透過(guò)輸出與輸入電壓，計(jì)算電阻的大小；或透過(guò)輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶(hù)：hoperingcong
機(jī)率神經(jīng)網(wǎng)路分類(lèi)器之高階合成。對(duì)研究概率神經(jīng)網(wǎng)絡(luò)很有幫助的。質(zhì)量很高的論文
標(biāo)簽： 分 合成 概率神經(jīng)網(wǎng)絡(luò) 質(zhì)量
上傳時(shí)間： 2016-04-07
上傳用戶(hù)：jcljkh
是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：zhangzhenyu
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶(hù)：ippler8
接收機(jī)的經(jīng)典電子書(shū)想學(xué)習(xí)的人多多下載對(duì)你有幫助的
標(biāo)簽： 接收
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：lanwei
這是用 MICROCHIP PIC 做的可控制單相馬達(dá)且可電話(huà)遙控開(kāi)門(mén)
標(biāo)簽： MICROCHIP PIC 控制
上傳時(shí)間： 2016-08-08
上傳用戶(hù)：xjz632
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
