欧美性猛片xxxxx免费中国,国产精品日本一区二区,国产高清视频一区二区

單片機(jī)數(shù)字電路

基于單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)

根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求新的高速的數(shù)字信號處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。本文對單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。　　

標(biāo)簽： FPGA 雷達(dá) 處理機(jī)

上傳時間： 2013-04-24

上傳用戶：suonidaoke
耦合、隔直和旁路電容的選擇

耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。

標(biāo)簽： 耦合旁路電容

上傳時間： 2013-06-03

上傳用戶：cc111
基于ARM的流體網(wǎng)絡(luò)測控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

隨著計(jì)算機(jī)、通信、電子技術(shù)的進(jìn)步，嵌入式系統(tǒng)和以太網(wǎng)技術(shù)的融合將成為嵌入式技術(shù)未來的重要發(fā)展方向。基于ARM的嵌入式系統(tǒng)由于具有低功耗、高性能、低成本、可以進(jìn)行多任務(wù)操作等優(yōu)點(diǎn)，在控制領(lǐng)域得到了越來越廣泛的應(yīng)用。本選題來自中山大學(xué)與北京航天五院合作研制的流體網(wǎng)絡(luò)系統(tǒng)地面原理樣機(jī)控制器設(shè)計(jì)項(xiàng)目。論文研究的主要目的是利用基于ARM920T內(nèi)核的嵌入式微處理器AT91RM9200融合多傳感器設(shè)計(jì)一種可以在地面實(shí)驗(yàn)室環(huán)境中可靠運(yùn)行的數(shù)據(jù)采集與溫度控制系統(tǒng)。本文從嵌入式測控系統(tǒng)的硬件實(shí)現(xiàn)和軟件設(shè)計(jì)兩方面進(jìn)行分析。在硬件設(shè)計(jì)上，主控制板以Atmel公司生產(chǎn)的AT91RM9200 CPU為核心，主要包括串口模塊、存儲模塊、以太網(wǎng)接口模塊、基于SPI串行接口設(shè)計(jì)的數(shù)據(jù)采集模塊（A/D）、基于I2C接口設(shè)計(jì)的PID控制信號輸出模塊（D/A）和采用PIO接口設(shè)計(jì)的開關(guān)控制輸出模塊等電路，其中后三個模塊承擔(dān)了流體網(wǎng)絡(luò)回路的傳感器數(shù)據(jù)采集，關(guān)鍵點(diǎn)的溫度控制和多路電磁閥的開關(guān)控制等任務(wù)，后文將重點(diǎn)介紹。在軟件設(shè)計(jì)方面，主要分兩個方面進(jìn)行討論，分別為主控制器上基于嵌入式Linux系統(tǒng)的軟件和上位機(jī)采用Visual C++編寫的監(jiān)控軟件。主控制器軟件采用多線程進(jìn)行設(shè)計(jì)，包括主線程、服務(wù)器子線程和數(shù)據(jù)采集子線程，三個線程同時運(yùn)行，提高了系統(tǒng)的運(yùn)行效率。上位機(jī)和主控制器通過接入以太網(wǎng)中，然后由服務(wù)器線程和上位機(jī)客戶端利用socket套接字實(shí)現(xiàn)通信。同時上位機(jī)軟件也提供形象美觀的圖形用戶界面，配合主控制器實(shí)現(xiàn)特定的溫度、流量和壓力監(jiān)控。本論文設(shè)計(jì)的嵌入式測控系統(tǒng)充分利用了AT91RM9200內(nèi)嵌的的強(qiáng)大功能模塊，包括SPI接口模塊和I2C接口模塊等，可廣泛應(yīng)用于控制領(lǐng)域。對該系統(tǒng)的一些研究成果和設(shè)計(jì)方法具有一定的先進(jìn)性和良好的實(shí)用性，具有良好的應(yīng)用前景。

標(biāo)簽： ARM 流體網(wǎng)絡(luò)測控

上傳時間： 2013-06-30

上傳用戶：hmy2st
基于ARM與ARM Linux的汽車行駛記錄儀的分析與設(shè)計(jì)

汽車行駛記錄儀(文中也簡稱為記錄儀)，亦稱“汽車黑匣子”，是安裝在車輛上，對車輛行駛速度、時間、里程以及有關(guān)車輛行駛的其它狀態(tài)信息進(jìn)行監(jiān)控、記錄、存儲并可通過接口實(shí)現(xiàn)數(shù)據(jù)輸出的數(shù)字式電子記錄裝置。為分析和判斷汽車駕駛狀態(tài)和處理交通事故提供了可靠準(zhǔn)確的科學(xué)依據(jù)。本課題的來源是國家信息產(chǎn)業(yè)部下達(dá)的電子發(fā)展基金項(xiàng)目，與同類產(chǎn)品相比，增加了音/視頻功能，目前已通過信產(chǎn)部驗(yàn)收。本文主要分析和設(shè)計(jì)了一種具有低成本高擴(kuò)展性的基于ARM與ARMLinux的汽車行駛記錄儀方案，該系統(tǒng)作為信產(chǎn)部項(xiàng)目中的主控模塊實(shí)現(xiàn)了記錄儀的標(biāo)準(zhǔn)功能。硬件方面分析了汽車行駛記錄儀的標(biāo)準(zhǔn)功能對應(yīng)ARM片內(nèi)外圍電路與外部器件的設(shè)計(jì)。軟件方面分析了基于YAFFS文件系統(tǒng)與Linux 2.6的軟件平臺在嵌入式應(yīng)用方面的高可用性，主要描述YAFFS的特點(diǎn)與基本原理，Linux中線程的實(shí)現(xiàn)機(jī)制與Linux Kernel 2.6在響應(yīng)時間上的改進(jìn)。并給出了該記錄儀基于Liinux的多線程結(jié)構(gòu)應(yīng)用程序的設(shè)計(jì)要點(diǎn)、流程圖和主要的數(shù)據(jù)結(jié)構(gòu)。作為擴(kuò)展，為記錄儀增加了采集和處理音/視頻信號的DSP模塊。DSP采用TI公司的專用于數(shù)字媒體應(yīng)用的高性能DSP DM642。DSP模塊同時采集3路視頻并進(jìn)行壓縮，壓縮算法可以采用MPEG-2、MPEG-4、H．263、H．264等。論述了實(shí)現(xiàn)音/視頻功能的基本原理、DSP模塊的存儲器結(jié)構(gòu)、ARM與DSP的通信及一些實(shí)用性的考慮。

標(biāo)簽： ARM Linux 汽車行駛記錄儀分

上傳時間： 2013-07-02

上傳用戶：W51631
(臺達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹

(臺達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用

標(biāo)簽： 開關(guān)電源

上傳時間： 2013-06-15

上傳用戶：ybysp008
基于ARM的高級數(shù)據(jù)鏈路控制規(guī)程研究

高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯檢測功能強(qiáng)大、高效和同步傳輸?shù)牡忍攸c(diǎn)，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進(jìn)行控制，將具有成本低廉、靈活性好、便于擴(kuò)展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點(diǎn)。本文在這一背景下，提出了在ARM下實(shí)現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑?shí)現(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進(jìn)行研究，闡述了HDLC幀的結(jié)構(gòu)、特點(diǎn)和工作原理，提出了在ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的兩種方法，同時給出其設(shè)計(jì)方案、關(guān)鍵代碼和調(diào)試方法。其中，重點(diǎn)對無操作系統(tǒng)時中斷模式下，以及基于操作系統(tǒng)時ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的方法進(jìn)行了探討設(shè)計(jì)。

標(biāo)簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程

上傳時間： 2013-08-04

上傳用戶：時代將軍
基于ARM的多路串行和以太網(wǎng)通信技術(shù)的研究與應(yīng)用

近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時性高的特點(diǎn)，對串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： ARM 多路串行以太網(wǎng)

上傳時間： 2013-07-31

上傳用戶：aeiouetla
WCDMA多用戶檢測算法的研究和下行鏈路解復(fù)用技術(shù)的FPGA實(shí)現(xiàn)

本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對系統(tǒng)性能的影響。常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。最后，介紹了WCDMA系統(tǒng)移動臺解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。

標(biāo)簽： WCDMA FPGA 多用戶檢測下行鏈路

上傳時間： 2013-07-29

上傳用戶：jiangxin1234
基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)與實(shí)現(xiàn)

隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計(jì)要求.

標(biāo)簽： FPGA 多路傳輸片的設(shè)計(jì)

上傳時間： 2013-07-16

上傳用戶：asdkin
高速Viterbi譯碼器的FPGA實(shí)現(xiàn)

本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。與基于軟件實(shí)現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計(jì)。通過對譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。

標(biāo)簽： Viterbi FPGA 譯碼器

上傳時間： 2013-04-24

上傳用戶：181992417