亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

心形流水燈C51源程序

心形流水燈C51源程序 32位流水燈

標(biāo)簽： C51 流水燈 源程序

上傳時(shí)間： 2014-12-31

上傳用戶：windgate

基于51單片機(jī)的紅外收發(fā)源程序

基于51單片機(jī)的紅外收發(fā)源程序

標(biāo)簽： 51單片機(jī) 紅外 收發(fā) 源程序

上傳時(shí)間： 2013-10-21

上傳用戶：daguogai

極品串口源程序

串口源程序

標(biāo)簽： 串口 源程序

上傳時(shí)間： 2013-10-12

上傳用戶：kinochen

華強(qiáng)PCB送電子懷表活動(dòng)-懷表原理圖,PCB圖及源程序下載

感謝大家對(duì)華強(qiáng)PCB送電子懷表活動(dòng)的支持。為方便大家DIY懷表，熟悉電路及源程序現(xiàn)在為大家提供-懷表原理圖,PCB圖及源程序，歡迎大家下載

標(biāo)簽： PCB 華強(qiáng) 電子懷表

上傳時(shí)間： 2013-11-15

上傳用戶：13736136189

賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

標(biāo)簽： spartan6 FPGA 賽靈思 資源

上傳時(shí)間： 2013-10-16

上傳用戶：wang0123456789

PADS制作鍋?zhàn)衅馕?/a>

標(biāo)簽： PADS

上傳時(shí)間： 2013-10-15

上傳用戶：范縝東苑

FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航(源程序)

FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航(源程序)        1每個(gè)項(xiàng)目都有說明文件，介紹使用方法。

標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實(shí)例 導(dǎo)航

上傳時(shí)間： 2013-12-11

上傳用戶：cccole0605

通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì)

通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計(jì)原則和一般格式； 3.學(xué)會(huì)使用VHDL語言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì)； 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過程。 二、實(shí)驗(yàn)原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對(duì)其編程寫入后，才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個(gè)I/O口、12個(gè)輸入口、10個(gè)寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標(biāo)準(zhǔn)28腳PLCC封裝。ispGAl22V10的傳輸時(shí)延低于7.5ns，系統(tǒng)速度高達(dá)100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個(gè)輸出單元平均能夠容納12個(gè)乘積項(xiàng)，最多的單元可達(dá)16個(gè)乘積項(xiàng)，因而更為適用大型狀態(tài)機(jī)、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測(cè)量?jī)x器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實(shí)現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個(gè)在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時(shí)鐘(SCLK)。這四個(gè)ISP控制信號(hào)巧妙地利用28腳PLCC封裝GAL22V10的四個(gè)空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對(duì)芯片編程下載的，必須經(jīng)過計(jì)算機(jī)軟件對(duì)其進(jìn)行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡(jiǎn)稱為JED文件)。通過相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。  3.工具軟件ispLEVER簡(jiǎn)介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個(gè)簡(jiǎn)單而有力的工具。

標(biāo)簽： GAL 陣列 邏輯 門電路

上傳時(shí)間： 2013-11-17

上傳用戶：看到了沒有

開放式PAC系統(tǒng)設(shè)計(jì)與開發(fā)

一、PAC的概念及軟邏輯技術(shù)二、開放型PAC系統(tǒng)三、應(yīng)用案例及分析四、協(xié)議支持及系統(tǒng)架構(gòu)五、軟件編程技巧&組態(tài)軟件的整合六、現(xiàn)場(chǎng)演示&上機(jī)操作。PAC是由ARC咨詢集團(tuán)的高級(jí)研究員Craig Resnick提出的，定義如下:具有多重領(lǐng)域的功能，支持在單一平臺(tái)里包含邏輯、運(yùn)動(dòng)、驅(qū)動(dòng)和過程控制等至少兩種以上的功能單一開發(fā)平臺(tái)上整合多規(guī)程的軟件功能如HMI及軟邏輯, 使用通用標(biāo)簽和單一的數(shù)據(jù)庫(kù)來訪問所有的參數(shù)和功能。軟件工具所設(shè)計(jì)出的處理流程能跨越多臺(tái)機(jī)器和過程控制處理單元, 實(shí)現(xiàn)包含運(yùn)動(dòng)控制及過程控制的處理程序。開放式, 模塊化構(gòu)架, 能涵蓋工業(yè)應(yīng)用中從工廠的機(jī)器設(shè)備到過程控制的操作單元的需求。采用公認(rèn)的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)及語言，允許不同供應(yīng)商之設(shè)備能在網(wǎng)絡(luò)上交換資料。

標(biāo)簽： PAC 開放式 系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2014-01-14

上傳用戶：JGR2013

高穩(wěn)定·寬溫單片（或獨(dú)石）電容器用介質(zhì)陶瓷材料

利用介質(zhì)陶瓷材料制造的高穩(wěn)定、寬溫單片（或獨(dú)石）電容器，廣泛應(yīng)用于航空航天、軍事及民用通信及電子設(shè)備中。在對(duì)介質(zhì)陶瓷材料組分理論、控制溫度工藝研究，以及BaTiO3-MgO3-Nb2O5系材料組分重組的分析的基礎(chǔ)上，通過改進(jìn)研磨工藝，控制煅燒溫度等方法，研制出了工作溫度范圍寬、低損耗、介電常數(shù)ε可通過調(diào)整、性能穩(wěn)定性電容器介質(zhì)陶瓷材料。

標(biāo)簽： 高穩(wěn)定 寬溫 介質(zhì)陶瓷 電容器

上傳時(shí)間： 2013-10-12

上傳用戶：ve3344