<center id="6w42q"></center>
<strike id="6w42q"></strike>
德州儀器 (TI) 處理器幾乎能滿足您所能想到的各種應用需求。我們陣營強大的處理器系列擁有各種價位、性能及功耗的產品可供選擇，能滿足幾乎任何數字電子設計的要求。利用 TI 廣博的系統專業知識、針對外設設計的全方位支持以及隨時可方便獲得的全套軟件與配套模擬組件，您能夠實現無窮無盡的設計方案。德州儀器 2008 年第二季度 數字信號處理選擇指南TI 數字信號處理技術介紹1Ô數字媒體處理器OMAP應用處理器C6000數字信號處理器C5000數字信號處理器C2000數字信號處理器MSP430微控制器音頻汽車通信工業醫療安全監控視頻無線主要特性完整的定制型視頻解決方案低功耗與高性能高性能低功耗與高性能結合高性能與高集成度可實現更環保的工業應用超低功耗達芬奇數字媒體處理器：針對數字視頻而精心優化達芬奇 (DaVinci) 技術包括可擴展的可編程信號處理片上系統 (SoC)、加速器與外設，專為滿足各種視頻終端設備在性價比與特性方面的要求進行了優化。最新的 OMAP™ 應用處理器：最佳的通用多媒體與圖形功能TI 高度可擴展的 OMAP 平臺能夠以任何單芯片組合實現業界通用多媒體與圖形處理功能的最佳組合。最新推出的四款 OMAP35x 器件的目標應用非常廣泛，其中包括便攜式導航設備、因特網設備、便攜式媒體播放器以及個人醫療設備等。最高性能：TMS320C6000™ DSP平臺C6000™ DSP 平臺可提供業界最高性能的定點與浮點 DSP，理想適用于視頻、影像、寬帶基礎局端以及高性能音頻等應用領域。低功耗與高性能相結合：TMS320C5000™ DSP 平臺C5000™ DSP 平臺不僅可提供業界最低的待機功耗，同時還支持高級自動化電源管理，能夠充分滿足諸如數字音樂播放器、VoIP、免提終端附件、GPS 接收機以及便攜式醫療設備等個人及便攜式產品的需求。結合類似 MCU 的控制功能與DSP 的高性能：TMS320C2000™數字信號控制器C2000™ 數字信號控制器 (DSC) 平臺融合了控制外設的集成功能與微控制器 (MCU) 的易用性，以及 TI 先進DSP 技術的處理能力和 C 語言編程效率。C2000 DSC 理想適用于嵌入式工業應用，如數字馬達控制、數字電源以及智能傳感器等。MSP430 超低功耗微控制器平臺TI MSP430 系列超低功耗 16 位 RISC 混合信號處理器可為電池供電的測量應用提供具有終極性能的解決方案。TI充分發揮自身在混合信號與數字技術領域卓越的領先優勢， 推出的MSP430 使系統設計人員不僅能夠同時實現與模擬信號、傳感器與數字組件的接口相連，而且還能實現無與倫比的低功耗。輕松易用的軟件與開發工具對于加速 DSP 產品開發而言，TMS320™ DSP 獲得了 eXpressDSP™ 軟件與開發工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™內核、TMS320 DSP 算法標準以及眾多可重復使用的模塊化軟件等，均來自業界最大規模開發商網絡。配套模擬產品TI 可提供各種配套的數據轉換器、電源管理、放大器、接口與邏輯產品，能夠充分滿足您設計的整體需求。
上傳時間： 2013-10-14
上傳用戶：jasson5678
編碼器倍頻、鑒相電路在FPGA中的實現
上傳時間： 2013-11-08
上傳用戶：38553903210
賽靈思spartan6系列FPGA片內資源設計指導
上傳時間： 2013-10-28
上傳用戶：hahayou
文章詳細介紹了一種以Xilinx 公司生產的CPLD 器件XC9536 為核心來產生電機繞組參考電流, 進而實現具有繞組電流補償功能的兩相混合式步進電動機10 細分和50 細分運行方式的方法。實踐證明, 該方法可以有效地提高兩相混合式步進電動機系統的運行效果。
上傳時間： 2013-11-15
上傳用戶：lnnn30
摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發板ML505 上同時設計實現了支持TCP/IP 協議的10M/100M/1000M 的三態以太網和千兆光以太網的SOPC 系統,并對涉及的關鍵技術進行了說明。關鍵詞：FPGA；EDK；SOPC；嵌入式開發；EMAC；MicroBlaze 本研究采用業界最新的Xilinx 65ns工藝級別的Virtex-5LXT FPGA 高級開發平臺，滿足了對于建造具有更高性能、更高密度、更低功耗和更低成本的可編程片上系統的需求。Virtex-5以太網媒體接入控制器(EMAC)模塊提供了專用的以太網功能，它和10/100/1000Base-T外部物理層芯片或RocketIOGTP收發器、SelectIO技術相結合，能夠分別實現10M/100M/1000M的三態以太網和千兆光以太網的SOPC 系統。
上傳時間： 2013-10-14
上傳用戶：sun_pro12580
數字三相鎖相環中含有大量乘法運算和三角函數運算，占用大量的硬件邏輯資源。為此，提出一種數字三相鎖相環的優化實現方案，利用乘法模塊復用和CORDIC算法實現三角函數運算，并用Verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明，優化后的數字三相鎖相環大大節省了FPGA的資源，并能快速、準確地鎖定相位，具有良好的性能。
上傳時間： 2013-11-15
上傳用戶：yjj631
介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法。詳細描述了其工作原理和設計思想，并用可編程邏輯器件FPGA加以實面。
上傳時間： 2014-12-28
上傳用戶：ruixue198909
設計了一種由直接數字頻率合成(DDS)、倍頻鏈構成的三次變頻直接頻率合成方案，實現了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統三次變頻毫米波頻率源的鎖相環(PLL),同時提供線性調頻(LFM)信號，優化DDS和變頻方案的頻率配置關系。利用FPGA電路進行高速控制，較好地解決了毫米波頻率合成器各技術指標之間的矛盾。實測結果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時，線性調頻頻率分辨率可達0.931 Hz，最大頻率轉換時間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優于-90 dBc/Hz。
上傳時間： 2014-01-06
上傳用戶：brain kung
為了實現軟硬件協同設計和提高仿真速度的需求，采用SystemC語言的建模方法，通過對片上網絡體系結構的研究，提出了一種片上網絡的建模方案，并對一個mesh結構完成了SystemC的建模設計。該模型可在系統級和寄存器傳輸級上使用同一個測試平臺，且具有仿真速度快的特點，達到了設計要求。
上傳時間： 2013-10-23
上傳用戶：ks201314
ADI鎖相環
上傳時間： 2013-10-27
上傳用戶：zaizaibang
