經典 的 硬件 工程師 培訓資料
上傳時間： 2013-07-18
上傳用戶：372825274
本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。
上傳時間： 2013-07-12
上傳用戶：a155166
本文首先研究了常規的數據采集的方法，針對由單片機構成的數據采集系統數據處理能力弱的問題提出了基于現場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數據采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數據采集板發送數據采集的參數指令,FPGA數據采集板接受指令后進行現場數據采集，并通過串行通信將數據發送到PC機，在通信過程中完全遵守RS-232協議，具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統的硬件設計原理和軟件設計框架，實現實時嵌入式微機數據采集系統的軟件和硬件設計方法，將部分軟件的功能改由硬件實現，從邏輯上大大簡化了嵌入式軟件的設計。
上傳時間： 2013-04-24
上傳用戶：yaohe123
本文首先研究了常規的數據采集的方法，針對由單片機構成的數據采集系統數據處理能力弱的問題提出了基于現場可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對三片A/D芯片進行控制的遠程多路數據采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數據采集板發送數據采集的參數指令,FPGA數據采集板接受指令后進行現場數據采集，并通過串行通信將數據發送到PC機，在通信過程中完全遵守RS-232協議，具有較強的通用性和推廣價值。然后本文重點介紹了該采集系統的硬件設計原理和軟件設計框架，實現實時嵌入式微機數據采集系統的軟件和硬件設計方法，將部分軟件的功能改由硬件實現，從邏輯上大大簡化了嵌入式軟件的設計。
上傳時間： 2013-05-30
上傳用戶：1193169035
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領域，為分析和改善電路的性能提供了便利的手段。而傳統的掃頻儀由多個模塊構成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設計的方法，針對可編程邏輯器件的特點，對硬件實現方法進行了探索。 本文對三大關鍵技術進行了深入研究： 第一，由掃頻信號發生器的設計出發，對直接數字頻率合成技術(DDS)進行了系統的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統的雜散度，并且利用該方法實現了幅度和相位可調制的DDS系統-掃頻信號發生器。 第二，為了提高系統時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統能在100MHz的頻率下正常工作。 第三，從系統頻率特性測試的理論出發，研究如何在FPGA中提高多位數學運算的速度，從而提出了一種實現多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術應用于該算法，對該方法進行改進，完成了基于流水線技術的BCD碼除法運算的設計，并用此方法實現了頻率特性的測試。 在研究以上理論方法的基礎上，以大規?？删幊踢壿嬈骷﨓P1K100QC208和微處理器89C52為實現載體，提出了基于單片機和FPGA體系結構的集成化設計方案；以VerilogHDL為設計語言，實現了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現了可編程邏輯器件的優勢。 本文首先對相關的概念理論進行了介紹，包括DDS原理、流水線技術等，進而提出了系統的總體設計方案，包括設計工具、語言和實現載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設計，并給出了實現方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
根據雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求新的高速的數字信號處理實現方法，以滿足這種高速地處理數據的需要。 本文對單片FPGA的雷達處理機實現進行了研究。文章根據線性調頻信號脈沖壓縮理論，選擇合適的加窗函數，對線性調頻信號進行脈沖壓縮，得出仿真結果；完成了雷達信號處理部分的PCB制版；確定了與其他PCB板之間的接口關系；編寫了FPGA程序，采用DA算法并根據FIR原理實現32階濾波器，進行了脈沖壓縮處理?！ ?/p>
上傳時間： 2013-04-24
上傳用戶：suonidaoke
數字電視近年來飛速發展，它最終取代模擬電視是一個必然趨勢?？删幊踢壿嫾夹g以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中，研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現，以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景，概述了數字電視前端系統的組成結構與關鍵技術，以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構，并且從理論上闡述了復用器設計的關鍵技術：PSI重組和PCR調整。接著詳細說明了如何運用創新思路，采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案，并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結，并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案，將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計，而且實現了穩定，高速，低成本，可擴展性強的復用器系統。
上傳時間： 2013-06-02
上傳用戶：gtzj
在合成孔徑雷達的研究和研制工作中，合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號，采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析，在對點目標回波信號模型分析研究的基礎上，對點目標原始回波數據進行模擬并做了成像驗證，從而為硬件實現提供了正確的信號模型；針對傳統的“波形存儲直讀法”方案，即在計算機平臺上用模擬軟件產生原始回波數據并存儲，再通過計算機接口實現數據傳輸，最后完成數模轉換產生視頻信號這一過程，分析指出該方案在實現高分辨率時的速度和容量瓶頸?！ ♂槍唧w的設計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現研究，指出FPGA實時生成點目標原始回波數據是其實現的核心；針對這一核心問題，充分利用現代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優良性能和豐富資源，在時間上采用同步流水結構、空間上采用并行陣列形式，將速度和容量問題統一為數據的高速生成問題；給出了系統總體設計思想，該方案不需要大容量存儲器單元，大大減少模擬器復雜度；對原始回波數據實時生成模塊的各主要單元給出了結構并進行了仿真，結果表明FPGA可以滿足課題設計要求；同時，對該模擬器片上系統的實現、增強人機交互性，給出了人機界面的設計思路。 分析指出了點目標原始回波數據實時生成模塊通過并行擴展即可實現多點目標的原始回波數據實時生成；最后對復雜場景目標模擬器的實現進行了構思，指出了傳統方案在改進的基礎上實現高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現高分辨率合成孔徑雷達原始回波數據實時生成的思想，為國內業界在此方向做了一些理論和實踐上的有益探索，對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間： 2013-04-24
上傳用戶：阿四AIR
在合成孔徑雷達的研究和研制工作中，合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號，采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析，在對點目標回波信號模型分析研究的基礎上，對點目標原始回波數據進行模擬并做了成像驗證，從而為硬件實現提供了正確的信號模型；針對傳統的“波形存儲直讀法”方案，即在計算機平臺上用模擬軟件產生原始回波數據并存儲，再通過計算機接口實現數據傳輸，最后完成數模轉換產生視頻信號這一過程，分析指出該方案在實現高分辨率時的速度和容量瓶頸?！ ♂槍唧w的設計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現研究，指出FPGA實時生成點目標原始回波數據是其實現的核心；針對這一核心問題，充分利用現代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優良性能和豐富資源，在時間上采用同步流水結構、空間上采用并行陣列形式，將速度和容量問題統一為數據的高速生成問題；給出了系統總體設計思想，該方案不需要大容量存儲器單元，大大減少模擬器復雜度；對原始回波數據實時生成模塊的各主要單元給出了結構并進行了仿真，結果表明FPGA可以滿足課題設計要求；同時，對該模擬器片上系統的實現、增強人機交互性，給出了人機界面的設計思路?！ 》治鲋赋隽它c目標原始回波數據實時生成模塊通過并行擴展即可實現多點目標的原始回波數據實時生成；最后對復雜場景目標模擬器的實現進行了構思，指出了傳統方案在改進的基礎上實現高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現高分辨率合成孔徑雷達原始回波數據實時生成的思想，為國內業界在此方向做了一些理論和實踐上的有益探索，對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間： 2013-05-26
上傳用戶：alia
本文提出一種基于PC104嵌入式工業控制計算機與現場可編程門陣列(FPGA)的PCB測試機的硬件控制系統設計方案。方案中設計高效高壓控制電路，實現測試電壓與測試電流的精確數字控制。選用雙高壓電子開關形式代替高壓模擬電子開關，大幅度提高測試電壓。采用多電源方式在低控制電壓下實現對高壓電子開關的控制。設計高速信號處理電路對測試信號進行處理，從硬件上提高系統測試速度。 本設計中選用Altera公司的現場可編程器(FPGA)EP1K50，利用EDA設計工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述語言完成了控制系統的硬件設計及調試，解決了由常規電路難以實現的問題。
上傳時間： 2013-06-04
上傳用戶：lizhen9880
