<rt id="aysou"></rt>
逆變器作為光伏陣列和電網(wǎng)接口的主要設(shè)備，它的性能決定著整個(gè)光伏發(fā)電系統(tǒng)的性能。為了將光伏陣列產(chǎn)生的電能最大限度地饋入電網(wǎng)，并提高其運(yùn)行的穩(wěn)定度、可靠性和精確度，必須對(duì)并網(wǎng)逆變器的主電路拓?fù)溥x擇、濾波器參數(shù)設(shè)計(jì)及其控制策略選取等進(jìn)行深入研究。 論文首先分析了光伏發(fā)電的國內(nèi)外發(fā)展現(xiàn)狀和應(yīng)用前景，對(duì)光伏并網(wǎng)發(fā)電系統(tǒng)的種類、結(jié)構(gòu)和并網(wǎng)標(biāo)準(zhǔn)進(jìn)行了綜述。針對(duì)眾多適用于光伏并網(wǎng)的逆變器拓?fù)溥M(jìn)行了詳細(xì)的比較分析，最終確定了一臺(tái)單相滿載功率1kW、并網(wǎng)電壓220V的逆變器拓?fù)浼捌渲麟娐穮?shù)，對(duì)其輸出濾波器參數(shù)進(jìn)行設(shè)計(jì)，并對(duì)其進(jìn)行了幅頻特性分析。 其次，詳細(xì)分析和研究逆變器的并網(wǎng)控制策略，確定了在獨(dú)立工作模式下的瞬時(shí)電壓控制策略和在并網(wǎng)工作模式下的瞬時(shí)電流控制策略。根據(jù)選定的控制策略分別對(duì)其控制系統(tǒng)進(jìn)行了建模和閉環(huán)參數(shù)設(shè)計(jì)，并利用Sabet軟件進(jìn)行系統(tǒng)仿真，驗(yàn)證了系統(tǒng)建模和設(shè)計(jì)的正確性。 接著，在分析光伏陣列特性的基礎(chǔ)上，總結(jié)和比較了常用的幾種MPPT（Maximum Power Point Tracking）控制方法，通過擾動(dòng)觀測法對(duì)并網(wǎng)逆變器輸出電流的控制，實(shí)現(xiàn)了光伏陣列的MPPT，并給出了設(shè)計(jì)方案和實(shí)驗(yàn)驗(yàn)證。 最后，根據(jù)以上分析結(jié)果，研制了一臺(tái)基于DSP控制的光伏并網(wǎng)逆變器的試驗(yàn)樣機(jī)，并詳述了其軟硬件的設(shè)計(jì)方案，給出了相關(guān)實(shí)驗(yàn)結(jié)果。
標(biāo)簽： 單相 光伏并網(wǎng) 逆變器
上傳時(shí)間： 2013-04-24
上傳用戶：天天天天
本文致力于可并聯(lián)運(yùn)行的斬控式單相交流斬波變換器的研究。交交變換技術(shù)作為電力電子技術(shù)一個(gè)重要的領(lǐng)域一直得到人們的關(guān)注，但大都將目光投向AC-DC-AC兩級(jí)變換上面。AC/AC直接變換具有單級(jí)變換、功率密度高、拓?fù)渚o湊簡單、并聯(lián)容易等優(yōu)勢，并且具有較強(qiáng)擴(kuò)展性，故而在工業(yè)加熱、調(diào)光電源、異步電機(jī)啟動(dòng)、調(diào)速等領(lǐng)域具有重要應(yīng)用。斬控式AC/AC 電壓變換是一種基于自關(guān)斷半導(dǎo)體開關(guān)器件及脈寬調(diào)制控制方式的新型交流調(diào)壓技術(shù)。 本文對(duì)全數(shù)字化的斬控式AC/AC 變換做了系統(tǒng)研究，工作內(nèi)容主要有：對(duì)交流斬波電路的拓?fù)浼捌銹WM方式做了詳細(xì)的推導(dǎo)，著重對(duì)不同拓?fù)涞乃绤^(qū)效應(yīng)進(jìn)行了分析，并且推導(dǎo)了不同負(fù)載情況對(duì)電壓控制的影響。重點(diǎn)推導(dǎo)了單相Buck型變換器和Buck-Boost 變換器的拓?fù)淠Ｐ停蜗嘞到y(tǒng)的拓?fù)溟_關(guān)模式推導(dǎo)到三相的情況，然后分別對(duì)單相、三相的情況進(jìn)行了Matlab仿真。建立了單相Buck 型拓?fù)涞拈_關(guān)周期平均意義下的大信號(hào)模型和小信號(hào)模型，指導(dǎo)控制器的設(shè)計(jì)。建立了適合電路工作的基于占空比前饋的電壓瞬時(shí)值環(huán)、電壓平均值環(huán)控制策略。在理論分析和仿真驗(yàn)證的基礎(chǔ)上，建立了一臺(tái)基于TMS320F2808數(shù)字信號(hào)處理器的實(shí)驗(yàn)樣機(jī)，完成樣機(jī)調(diào)試，并完成各項(xiàng)性能指標(biāo)的測試工作。
上傳時(shí)間： 2013-04-24
上傳用戶：visit8888
用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言
標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-05-27
上傳用戶：hewenzhi
隨著通訊技術(shù)和電力系統(tǒng)的發(fā)展，對(duì)通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應(yīng)用于中大功率場合的全橋變換器與軟開關(guān)的結(jié)合解決了這一問題。因此，對(duì)其進(jìn)行研究設(shè)計(jì)具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關(guān)技術(shù)，且根據(jù)移相控制PWM全橋變換器的主電路拓?fù)浣Y(jié)構(gòu)，選定適合于本論文的零電壓開關(guān)軟開關(guān)技術(shù)的電路拓?fù)洌?duì)其基本工作原理進(jìn)行闡述，同時(shí)給出ZVS軟開關(guān)的實(shí)現(xiàn)策略。 其次，對(duì)選定的主電路拓?fù)浣Y(jié)構(gòu)進(jìn)行電路設(shè)計(jì)，給出主電路中各參量的設(shè)計(jì)及參數(shù)的計(jì)算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數(shù)設(shè)計(jì)、高頻變壓器及諧振電感的參數(shù)設(shè)計(jì)以及輸出整流濾波電路的參數(shù)設(shè)計(jì)。 然后，論述移相控制電路的形成，對(duì)移相控制芯片進(jìn)行選擇，同時(shí)對(duì)移相控制芯片UC3875進(jìn)行詳細(xì)的分析和設(shè)計(jì)。對(duì)主功率管MOSFET的驅(qū)動(dòng)電路進(jìn)行分析和設(shè)計(jì)。 最后，基于理論計(jì)算，對(duì)系統(tǒng)主電路進(jìn)行仿真，研究其各部分設(shè)計(jì)的參數(shù)是否合乎實(shí)際電路。搭建移相控制ZV SDC/DC全橋變換器的實(shí)驗(yàn)平臺(tái)，在系統(tǒng)實(shí)驗(yàn)平臺(tái)上做了大量的實(shí)驗(yàn)。 實(shí)驗(yàn)結(jié)果表明，論文所設(shè)計(jì)的DC/DC變換器能很好的實(shí)現(xiàn)軟開關(guān)，提高效率，使輸出電壓得到穩(wěn)定控制，最后通過調(diào)整移相控制電路，可實(shí)現(xiàn)直流輸出的寬范圍調(diào)整，具有很好的工程實(shí)用價(jià)值。
上傳時(shí)間： 2013-08-04
上傳用戶：zklh8989
基于M S P 430單片機(jī)的數(shù)字電壓表的設(shè)計(jì)設(shè)計(jì)電路圖
上傳時(shí)間： 2013-06-02
上傳用戶：FFAN
基于AT89C51單片機(jī)的數(shù)字電壓表的設(shè)計(jì)
上傳時(shí)間： 2013-07-10
上傳用戶：liglechongchong
單片機(jī)課程設(shè)計(jì)：采用51系列單片機(jī)和ADC設(shè)計(jì)一個(gè)數(shù)字電壓表，輸入為0～5V線性模擬信號(hào)，輸出通過LED顯示，要求顯示兩位小數(shù)。
標(biāo)簽： 數(shù)字電壓表
上傳時(shí)間： 2013-04-24
上傳用戶：快樂的小糗糗
完整的紅外抄表系統(tǒng) 自己做過的項(xiàng)目 包括完整的程序和電路圖,PCB板圖 使用偉福編譯器編譯
上傳時(shí)間： 2013-07-14
上傳用戶：lhw888
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越來越重要，時(shí)鐘延遲和時(shí)鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時(shí)鐘延遲，減小時(shí)鐘偏差，主要有利用延時(shí)鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時(shí)鐘的精度更高，但從功耗、鎖定時(shí)間、設(shè)計(jì)難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對(duì)全數(shù)字延時(shí)鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計(jì)，在此基礎(chǔ)上設(shè)計(jì)出具有自主知識(shí)產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時(shí)間里，從對(duì)電路整體功能分析、邏輯電路設(shè)計(jì)、晶體管級(jí)電路設(shè)計(jì)和仿真以及最后對(duì)設(shè)計(jì)好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計(jì)出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識(shí)產(chǎn)權(quán)的FPGA奠定了堅(jiān)實(shí)的基礎(chǔ)。 本文先簡要介紹FPGA及其時(shí)鐘管理技術(shù)的發(fā)展，然后深入分析對(duì)比了DLL和PLL兩種時(shí)鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計(jì)考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計(jì)。最后對(duì)DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計(jì)中，用Verilog-XL對(duì)部分電路進(jìn)行數(shù)字仿真，Spectre對(duì)進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計(jì)采用TSMC0.18μmCMOS工藝庫建模，設(shè)計(jì)出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動(dòng)時(shí)間為28ps，在輸入100MHz時(shí)鐘時(shí)的功耗為200MW，達(dá)到了國外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計(jì)，可以實(shí)現(xiàn)時(shí)鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時(shí)鐘分頻等時(shí)鐘頻率合成功能。
標(biāo)簽： FPGA 全數(shù)字 延時(shí)
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
測量技巧萬用表實(shí)用測量技法與故障檢修電子技能基礎(chǔ)
上傳時(shí)間： 2013-05-18
上傳用戶：wsf950131
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="e8mom"></li>