用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言
上傳時(shí)間： 2013-05-27
上傳用戶：hewenzhi
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2013-12-15
上傳用戶：dsgkjgkjg
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2013-12-24
上傳用戶：l254587896
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2014-01-07
上傳用戶：金宜
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)，開(kāi)發(fā)環(huán)境為ISE
上傳時(shí)間： 2013-12-18
上傳用戶：tb_6877751
資源簡(jiǎn)介：介紹了如何使用數(shù)字鎖相環(huán),如何用VHDL實(shí)現(xiàn)數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-12-29
上傳用戶：huql11633
資源簡(jiǎn)介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-08
上傳用戶：weiwolkt
資源簡(jiǎn)介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達(dá)到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時(shí)間： 2017-08-18
上傳用戶：love_stanford
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-08-07
上傳用戶：2467478207
資源簡(jiǎn)介：介紹了一寬帶的數(shù)字鎖相環(huán)的實(shí)現(xiàn)方法，歡迎大家踴躍下載
上傳時(shí)間： 2015-11-25
上傳用戶：咔樂(lè)塢
資源簡(jiǎn)介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問(wèn)題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來(lái)實(shí)現(xiàn)。最后利 用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整...
上傳時(shí)間： 2014-01-11
上傳用戶：AbuGe
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2014-01-12
上傳用戶：13160677563
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2014-01-02
上傳用戶：cylnpy
資源簡(jiǎn)介：一種可編程的全數(shù)字鎖相環(huán)的絲線,可以用來(lái)做一個(gè)小的課程設(shè)計(jì)
上傳時(shí)間： 2014-02-11
上傳用戶：xwd2010
資源簡(jiǎn)介：鎖相技術(shù)相關(guān)專(zhuān)輯 38冊(cè) 209M用數(shù)字鎖相環(huán)電路實(shí)現(xiàn)高精度寬范圍頻率控制.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：該文檔為基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-27
上傳用戶：
資源簡(jiǎn)介：該文檔為基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-05-01
上傳用戶：
資源簡(jiǎn)介：用VHDL寫(xiě)的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時(shí)間： 2014-01-20
上傳用戶：zwei41
資源簡(jiǎn)介：數(shù)字鎖相環(huán)DPLL源程序，用CPLD編寫(xiě)，展開(kāi)后文件比較多，大家請(qǐng)耐心使用。謝謝，多多支持
上傳時(shí)間： 2013-12-20
上傳用戶：zl5712176
資源簡(jiǎn)介：用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
資源簡(jiǎn)介：全數(shù)字鎖相環(huán)ＶＨＤＬ描述并實(shí)現(xiàn)功能仿真，另附有圖形說(shuō)明
上傳時(shí)間： 2014-01-13
上傳用戶：shawvi
資源簡(jiǎn)介：直接式數(shù)字鎖相環(huán)頻率合成器.用ELANIX公司SYSTEMVIEW運(yùn)行.
上傳時(shí)間： 2015-07-18
上傳用戶：妄想演繹師
資源簡(jiǎn)介：一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì) 一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：stampede
資源簡(jiǎn)介：技術(shù)文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實(shí)現(xiàn)》有一定參考價(jià)值
上傳時(shí)間： 2015-08-21
上傳用戶：silenthink
資源簡(jiǎn)介：一篇關(guān)于數(shù)字鎖相環(huán)的很好的文章，費(fèi)了很大力氣才搞到的
上傳時(shí)間： 2013-12-30
上傳用戶：zhangyi99104144
資源簡(jiǎn)介：數(shù)字鎖相環(huán)的源代碼。用硬件編程語(yǔ)言VHDL編寫(xiě)。
上傳時(shí)間： 2014-01-02
上傳用戶：jackgao
資源簡(jiǎn)介：一篇簡(jiǎn)單易懂的關(guān)于數(shù)字鎖相環(huán)概念原理設(shè)計(jì)的經(jīng)典文章
上傳時(shí)間： 2014-01-04
上傳用戶：hasan2015
資源簡(jiǎn)介：數(shù)字鎖相環(huán)實(shí)現(xiàn)源碼，有很大的參考價(jià)值。 由 鑒相器 模K加減計(jì)數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成.
上傳時(shí)間： 2014-01-04
上傳用戶：zq70996813
資源簡(jiǎn)介：一個(gè)實(shí)現(xiàn)簡(jiǎn)單的數(shù)字鎖相環(huán)Verilog代碼，本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實(shí)現(xiàn)，里面有ModelSim仿真成功的波形圖
上傳時(shí)間： 2014-01-22
上傳用戶：003030
資源簡(jiǎn)介：一階全數(shù)字鎖相環(huán)VERLOGIC程序代碼，調(diào)試通過(guò)。
上傳時(shí)間： 2013-12-15
上傳用戶：caixiaoxu26
