電加熱爐是典型工業過程控制對象，其溫度控制具有升溫單向性，大慣性，純滯后，時變性等特點，很難用數學方法建立精確的模型和確定參數。而PID控制因其成熟，容易實現，并具有可消除穩態誤差的優點，在大多數情況下可以滿足系統性能要求，但其性能取決于參數的整定情況。且快速性和超調量之間存在矛盾，使其不一定滿足快速升溫、超調小的技術要求。模糊控制在快速性和保持較小的超調量方面有著自身的優勢，但其理論并不完善，算法復雜，控制過程會存在穩態誤差。 將模糊控制算法引入傳統的加熱爐控制系統構成智能模糊控制系統，利用模糊控制規則自適應在線修改PID參數，構成模糊自整定：PID控制系統，借此提高其控制效果。 基于PID控制算法，以ADuC845單片機為主體，構成一個能處理較復雜數據和控制功能的智能控制器，使其既可作為獨立的單片機控制系統，又可與微機配合構成兩級控制系統。該控制器控制精度高，具有較高的靈活性和可靠性。 2 溫度控制系統硬件設計 該系統設計的硬件設計主要由單片機主控、前向通道、后向通道、人機接口和接口擴展等模塊組成，如圖l所示。由圖1可見，以內含C52兼容單片機的ADuC845為控制核心．配有640 KB的非易失RAM數據存儲器、外擴鍵盤輸人、320x240點陣的圖形液晶顯示器進行漢字、圖形、曲線和數據顯示，超溫報警裝置等外圍電路；預留微型打印機接口，可以現場打印輸出結果；預留RS232接口，能和PC機聯機，將現場檢測的數據傳輸至PC機來進一步處理、顯示、打印和存檔。
標簽： PID 模糊 算法 電阻爐
上傳時間： 2013-10-11
上傳用戶：vodssv
單片機系統中的率表算法:近年來，國內許多單位用MOTOROLA 68HC05C8A,68HC05C9A,68HC05L5,68HC05L16等單片機開發復費率表電表。電力部門也在為開發中的復費率電表制定一些規范。復費率電表中有一項功能要求，能給出所謂最大需置。
標簽： 單片機系統 算法
上傳時間： 2013-11-06
上傳用戶：jackgao
Smith控制算法仿真與控制:了解計算機控制過程，及用不同種高級語言編寫實驗程序的方法與特點。了解Smith算法和程序設計。掌握階躍信號、自定義信號下，Smith算法的參數整定及被控對象的仿真與控制。了解組態軟件在工業自動化方面的應用和基本使用方法。 單回路溫度控制箱A/D、DA轉換板溫度檢測元件XMZ數字顯示儀萬用表 1 Smith控制算法的參數整定仿真，繪制仿真曲線。2 Smith控制算法實時控制的參數整定，繪制實時控制曲線。
標簽： Smith 控制算法 仿真 控制
上傳時間： 2013-11-25
上傳用戶：europa_lin
采用基于TI公司高性能Davinci系列TMS320DM6437處理器的SEED-DEC6437 EVM板作為主要硬件平臺，在DSP開發環境CCS3.3中采用C語言和匯編語言混合編程實現運動估計算法的DSP移植，并加入人機接口，使用DSP/BIOS調度多個任務，從而實現了從軟件平臺到硬件平臺的移植，成功搭建了一個基于運動估計算法的DSP應用系統。研究結果表明，使用DSP平臺可以使得運動估計算法的實時性更好。
標簽： DSP 264 運動估計 算法研究
上傳時間： 2014-11-18
上傳用戶：萍水相逢
針對傳統的Max-Log-Map譯碼算法時效性差、存儲空間開銷大的特點，本文對傳統的Max-Log-Map譯碼算法進行了改進。改進的算法對前、后向度量使用了蝶形結構圖，便于DSP實現；將原始幀均分為多個子塊，設計子塊間的并行運算以減小系統延遲；子塊內采取進一步地優化措施，以減小數據存儲量并提高譯碼速率。在DSP C6416平臺上的仿真結果表明了算法的可實現性與可靠性。
標簽： Max-Log-Map DSP 譯碼算法
上傳時間： 2013-11-08
上傳用戶：a296386173
文中基于帶通信號的低通等效原理,采用數字希爾伯特濾波器實現了數字包絡檢波器,并在CCS中實現了軟件調試。其中,通過使用LinkforCCS和DSP的函數庫DSPLIB縮短了程序的開發時間,提高了算法的實現效率。
標簽： DSP 數字 調幅解調器 算法
上傳時間： 2013-10-09
上傳用戶：gaoqinwu
摘要：簡要介紹了CCS軟件的主要功能，利用CCS軟件，設計數字信號處理實驗課程，實現了FFT算法的譜分析和FIR濾波器。
標簽： CCS DSP 算法 仿真實驗
上傳時間： 2013-10-22
上傳用戶：huanglang
DSP算法大全C語言版本
標簽： DSP C語言 算法 版本
上傳時間： 2013-10-27
上傳用戶：zhyiroy
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
標簽： FPGA FIR 濾波器 優化算法
上傳時間： 2014-12-28
上傳用戶：feilinhan
算法設計到硬件邏輯的實現 - 實驗練習與Verilog語法手冊
標簽： Verilog 算法設計 硬件 實驗
上傳時間： 2014-01-27
上傳用戶：dddddd55
蟲蟲下載站版權所有 京ICP備2021023401號-1
