一区二区三区在线视频观看58,亚洲精品天堂,亚洲午夜激情

四排90度彎針

51單片機控制制舵機左右90度轉動，注釋詳細

51單片機控制制舵機左右90度轉動，程序注釋詳細，非常適合單片機參考借鑒。

標簽： 51單片機

上傳時間： 2022-07-04

上傳用戶：
2.54間距180度排母規格書

2.54間距180度直插單排排母,可分為單排,雙排,三排,四排

標簽： 單排排母單排母座圖紙單排母座規格書 2.54排母規格書 2.54排母圖紙 180度直插排母 DIP直插母座 DIP直插排母 40PIN排母 40PIN排母圖紙 40P母座規格書

上傳時間： 2016-01-08

上傳用戶：1234lucy
180度單排雙塑排針規格圖

180度單排雙塑排針公針規格書圖紙,可分為單排,雙排,三排,四排

標簽： 180度單排雙塑排針直插雙塑排針 DIP雙塑排針 DIP加高排針 DIP加高排針 DIP加高公針 DIP加高加塑公針 DIP加塑排針 180度單排加高排針

上傳時間： 2016-01-08

上傳用戶：1234lucy
2.5MM間距排針圖紙

2.5MM間距排針有180度和90度形狀,針長可以按要求做,

標簽： 2.5 MM間距排針 2.5間距排針 2.5MM公針 2.5MM針座 2.5排針

上傳時間： 2016-04-30

上傳用戶：騰菲爾科技
6位數微電腦型計數器（48*96mm）

特點最高輸入頻率 10KHz 計數速度 50/10000脈波/秒可選擇四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能輸入脈波具有預設刻度功能計數暫時停止功能 3組報警功能 15BIT類比輸出功能數位RS-485界面 2:主要規格脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <3KHz (quadrature mode) 輸出動作時間 : 0.1 to 99.9 second adjustable 輸出復歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 類比輸出解析度: 15 bit DAC 輸出反應速度: < 1/f+10ms(0-90%) 輸出負載能力: < 10mA for voltage mode < 10V for current mode <[(V+)-7.5V]/20mA for two-wire mode 輸出之漣波: < 0.1% F.S. 通訊位址: "01"-"FF" 傳輸速度: 19200/9600/4800/2400 selective 通信協議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 14.22mm (.56") 參數設定方式: Touch switches 感應器電源: 12VDC +/-3%(<60mA) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

標簽： 48 96 mm 微電腦

上傳時間： 2013-11-23

上傳用戶：redmoons
6位數微電腦型計數器（72*72mm）

特點最高輸入頻率 10KHz 計數速度 50/10000脈波/秒可選擇四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能輸入脈波具有預設刻度功能前置量設定功能(二段設定)可選擇數位化指撥設定操作簡易計數暫時停止功能 3組報警功能 2:主要規格脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動作時間 : 0.1 to 99.9 second adjustable 輸出復歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數設定方式: Touch switches 感應器電源: 12VDC +/-3%(<60mA) ( 感應器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

標簽： 72 mm 微電腦計數器

上傳時間： 2013-11-12

上傳用戶：909000580
微電腦型長度，流量顯示控制表

特點顯示范圍-19999至99999位數最高輸入頻率 10KHz 計數速度 50,5000脈波/秒可選擇四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算 90度相位差加減算具有提高解析度4倍功能輸入脈波具有預設刻度功能 2組警報功能 15 BIT 類比輸出功能數位RS-485介面

標簽： 微電腦長度流量顯示控制

上傳時間： 2013-10-15

上傳用戶：1039312764
最近做的工程需要用到步進電機,但由于量小,又沒有廠家的選型手冊,只得托人從深圳隨便發了幾個…… NMB （PM35L-048-HPH7）據我的測試

最近做的工程需要用到步進電機,但由于量小,又沒有廠家的選型手冊,只得托人從深圳隨便發了幾個…… NMB （PM35L-048-HPH7）據我的測試，在單四排工作模式下，其步進角為7.5度。驅動模塊用的是ULN2003,只用了四個單元，接口用的是P3,當然程序里面把P1也定義了，在我的測試板上，P1是接LED指示單元的，只是為了調試方便而以

標簽： NMB 048 HPH 35

上傳時間： 2016-08-01

上傳用戶：來茴
板對板連接器產品規格圖

2.54mm單排針,單排雙塑,180度,H=1.5/2.0/2.5mm 2.54mm雙排針,雙排雙塑,180度,H=1.5/2.0/2.5mm 2.54mm單/雙排弱,90度,H=1.5/2.0/2.5mm 2.54mm單/雙排針,SMT,H=1.5/2.0/2.5mm 2.54mm單排雙塑,雙排雙塑,SMT,H=1.5/2.0/2.5mm 2.54mm三排針,90/180度,H=2.5mm 2.54mm單/雙排針,打K,H=1.5/2.0/2.5mm 2.54mm雙排針,90/180度,H=4.3mm 2.54mm雙排針,90/180度,H=7.4mm 2.54mm雙排針,雙塑,90度,塑寬=9.7mm,H=2.54mm 2.00mm排針系列： 2.00mm單排

標簽： 板對板連接器排針排母連接器排針連接器排母連接器 SMT排針雙塑SMT排針雙塑SMD排針雙塑貼片排針

上傳時間： 2016-08-03

上傳用戶：sztfjm
應用于十萬門FPGA的全數字鎖相環設計

在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。

標簽： FPGA 應用于全數字鎖相環

上傳時間： 2013-07-06

上傳用戶：LouieWu

<dfn id="2suqs"></dfn>