AMD四核CPU代碼優(yōu)化指南。全書分十二節(jié)，詳細(xì)講述了優(yōu)化的原理的舉例，是編譯器開發(fā)人員，代碼優(yōu)化人員的必備工具書
上傳時間： 2013-12-24
上傳用戶：wendy15
Exynos 4系列四核處理器用戶手冊
標(biāo)簽： Quad_User_Manaul_Public_REV Exynos 100
上傳時間： 2013-11-08
上傳用戶：wfl_yy
高通驍龍各代處理器解析
上傳時間： 2013-11-16
上傳用戶：zaizaibang
rk3288是瑞芯微電子最新的四核硬解碼芯片。
標(biāo)簽： RK3288
上傳時間： 2015-04-25
上傳用戶：Melegego
飛凌嵌入式-LS1043A LS1046A核心板硬件設(shè)計手冊第一章 NXP QorIQ LS104xA 簡介 QorIQ? LS104xA 處理器是恩智浦面向嵌入式網(wǎng)絡(luò)推出的一款四核 64 位 ARM?處理器。LS1023A (雙 核版本)和 LS104xA (四核版本)可通過支持無風(fēng)扇設(shè)計的靈活 I/O 封裝，提供超過 10 Gbps 的性能。這款 SoC 是專為小規(guī)格網(wǎng)絡(luò)和工業(yè)應(yīng)用而設(shè)計的解決方案，針對經(jīng)濟(jì)型低端 PCB 進(jìn)行了 BOM 優(yōu)化，降低了 電源成本，采用了單時鐘設(shè)計。全新 0.9V 版本的 LS104xA 和 LS1023A 能夠面向無線 LAN 和以太網(wǎng)供電 系統(tǒng)提供額外的功耗節(jié)省。全新 23x23 封裝方式，支持引腳兼容設(shè)計，可擴(kuò)展至 LS1046A (四核 A72 處 理器)。QorIQ LS104xA 能夠提升雙核 32 位 ARM 產(chǎn)品的性能，并且延續(xù)了 QorIQ 系列一貫的 I/O 靈活性， 集成了 QUICC Engine?，繼續(xù)提供對 HDLC、TDM 或 Profibus 的無縫支持。 FET104xA-C 核心板 CPU 采用的是 LS1043AXE8QQB 和 LS1046AXE8T1A。如下為 LS1043A 和 LS1046A 的應(yīng)用處理框圖：
標(biāo)簽： 嵌入式
上傳時間： 2022-03-06
上傳用戶：
全志H6 開發(fā)板評估板 CADENCE_ORCAD硬件原理圖+PCB文件，全志H6采用arm 四核A53架構(gòu)，搭配MaliT720 GPU，支持OpenGL3.1，支持DDR4、EMMC5.0，芯片性能比上一代提高77%，解碼支持4K@60fps，最高分辨率可達(dá)6K(5780×2890)，支持 HDR10、HLG，并集成Allwinner Smartcolor3.0智能畫質(zhì)引擎，另外，H6還提供了多種高速接口，包括USB3.0，PCIe2.0，千兆網(wǎng)口等，傳輸更快，信號更強(qiáng)。
上傳時間： 2022-05-12
上傳用戶：XuVshu
RK3399是瑞芯微推出的一款低功耗、高性能的應(yīng)用處理器芯片，該芯片基于Big.Little架構(gòu),即具有獨(dú)立的NEON協(xié)同處理器的雙核Cortex-A72及四核Cortex-A53組合架構(gòu)，主要應(yīng)用于計算機(jī)、個人互聯(lián)網(wǎng)移動設(shè)備、VR、廣告機(jī)等智能終端設(shè)備。RK3399內(nèi)置多個高性能硬件處理引擎，能夠支持多種格式的視頻解碼，如：4K*2K@60fps H.264/H.265/VP9，也支持1080P@30fps的H.264/MVC/VP8 以及高質(zhì)量的JPEG編解碼和圖像的前后處理器。寧遠(yuǎn)電子科技最新研發(fā)的DLT3399A產(chǎn)品，搭建了最新android7.1 系統(tǒng)，2G 內(nèi)存，16G EMMC 存諸。DLT3399A產(chǎn)品為消費(fèi)類電子、VR設(shè)備、人臉識別設(shè)備、車載控制、機(jī)器人、智能終端、MID、無線通訊、醫(yī)療設(shè)備、工業(yè)控制等行業(yè)產(chǎn)品的應(yīng)用開發(fā)而設(shè)計，超強(qiáng)的視頻處理能力，超高清視頻輸出優(yōu)勢，尤其適合做工業(yè)控制、廣告機(jī)和人臉識別設(shè)備等。DLT3399A其豐富的接口、精湛的設(shè)計，可供廣大企業(yè)用戶做產(chǎn)品使用。
上傳時間： 2022-07-25
上傳用戶：
USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費(fèi)類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計，主要對其中的串行接口引擎(SIE)的設(shè)計進(jìn)行討論。 該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過UTMI接口或ULPI接口的PHY與USB2.0主機(jī)端進(jìn)行通信；另一側(cè)則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實(shí)現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個IP核的核心部分，進(jìn)一步分為四個子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點(diǎn)緩沖模塊)。GLC模塊負(fù)責(zé)整個IP的復(fù)位控制，IP時鐘的開關(guān)提示等；PIE模塊負(fù)責(zé)處理USB的事務(wù)級傳輸，包括組包解包等；SIF模塊負(fù)責(zé)協(xié)議相關(guān)寄存器組和端點(diǎn)緩沖區(qū)的讀寫，跨時鐘域信號的處理和PIE所需的控制信號的產(chǎn)生；AHB模塊負(fù)責(zé)IP核與ARM通信和DMA功能的實(shí)現(xiàn)。 該IP核的軟件設(shè)計遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實(shí)現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過軟件實(shí)現(xiàn)常規(guī)數(shù)據(jù)讀寫訪問、內(nèi)部DMA或外部DMA等多種方式的切換。 本IP已經(jīng)通過EDA驗(yàn)證和FPGA測試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實(shí)現(xiàn)了多個U盤。這個FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計是正確的。
上傳時間： 2013-05-17
上傳用戶：qqoqoqo
本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手，研究了AES算法的設(shè)計原則、數(shù)學(xué)知識、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。 針對ARM核的體系結(jié)構(gòu)及特點(diǎn)，對AES算法進(jìn)行了優(yōu)化設(shè)計，提出了從AES算法本身和其結(jié)構(gòu)兩個方面進(jìn)行優(yōu)化的方法，在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計；在密鑰擴(kuò)展上的優(yōu)化設(shè)計是采用內(nèi)部擴(kuò)展，即在進(jìn)行每一輪的運(yùn)算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行；加密和解密優(yōu)化設(shè)計是將輪函數(shù)查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節(jié)省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設(shè)計，基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境，提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測試方案，總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則，在集成開發(fā)環(huán)境下對算法進(jìn)行了實(shí)現(xiàn)，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果，并得劍了正確驗(yàn)證。在性能測試的過程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法，使算法具有較高的加密速度。
標(biāo)簽： ARM AES 嵌入式系統(tǒng) 算法優(yōu)化
上傳時間： 2013-04-24
上傳用戶：liansi
模擬電子技術(shù)基礎(chǔ)（第四版）課件 康華光主編 PPT格式
標(biāo)簽： 模擬電子 技術(shù)基礎(chǔ)
上傳時間： 2013-05-15
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
