AMD四核CPU代碼優化指南。全書分十二節，詳細講述了優化的原理的舉例，是編譯器開發人員，代碼優化人員的必備工具書
上傳時間： 2013-12-24
上傳用戶：wendy15
Exynos 4系列四核處理器用戶手冊
標簽： Quad_User_Manaul_Public_REV Exynos 100
上傳時間： 2013-11-08
上傳用戶：wfl_yy
高通驍龍各代處理器解析
上傳時間： 2013-11-16
上傳用戶：zaizaibang
rk3288是瑞芯微電子最新的四核硬解碼芯片。
標簽： RK3288
上傳時間： 2015-04-25
上傳用戶：Melegego
飛凌嵌入式-LS1043A LS1046A核心板硬件設計手冊第一章 NXP QorIQ LS104xA 簡介 QorIQ? LS104xA 處理器是恩智浦面向嵌入式網絡推出的一款四核 64 位 ARM?處理器。LS1023A (雙 核版本)和 LS104xA (四核版本)可通過支持無風扇設計的靈活 I/O 封裝，提供超過 10 Gbps 的性能。這款 SoC 是專為小規格網絡和工業應用而設計的解決方案，針對經濟型低端 PCB 進行了 BOM 優化，降低了 電源成本，采用了單時鐘設計。全新 0.9V 版本的 LS104xA 和 LS1023A 能夠面向無線 LAN 和以太網供電 系統提供額外的功耗節省。全新 23x23 封裝方式，支持引腳兼容設計，可擴展至 LS1046A (四核 A72 處 理器)。QorIQ LS104xA 能夠提升雙核 32 位 ARM 產品的性能，并且延續了 QorIQ 系列一貫的 I/O 靈活性， 集成了 QUICC Engine?，繼續提供對 HDLC、TDM 或 Profibus 的無縫支持。 FET104xA-C 核心板 CPU 采用的是 LS1043AXE8QQB 和 LS1046AXE8T1A。如下為 LS1043A 和 LS1046A 的應用處理框圖：
標簽： 嵌入式
上傳時間： 2022-03-06
上傳用戶：
全志H6 開發板評估板 CADENCE_ORCAD硬件原理圖+PCB文件，全志H6采用arm 四核A53架構，搭配MaliT720 GPU，支持OpenGL3.1，支持DDR4、EMMC5.0，芯片性能比上一代提高77%，解碼支持4K@60fps，最高分辨率可達6K(5780×2890)，支持 HDR10、HLG，并集成Allwinner Smartcolor3.0智能畫質引擎，另外，H6還提供了多種高速接口，包括USB3.0，PCIe2.0，千兆網口等，傳輸更快，信號更強。
上傳時間： 2022-05-12
上傳用戶：XuVshu
RK3399是瑞芯微推出的一款低功耗、高性能的應用處理器芯片，該芯片基于Big.Little架構,即具有獨立的NEON協同處理器的雙核Cortex-A72及四核Cortex-A53組合架構，主要應用于計算機、個人互聯網移動設備、VR、廣告機等智能終端設備。RK3399內置多個高性能硬件處理引擎，能夠支持多種格式的視頻解碼，如：4K*2K@60fps H.264/H.265/VP9，也支持1080P@30fps的H.264/MVC/VP8 以及高質量的JPEG編解碼和圖像的前后處理器。寧遠電子科技最新研發的DLT3399A產品，搭建了最新android7.1 系統，2G 內存，16G EMMC 存諸。DLT3399A產品為消費類電子、VR設備、人臉識別設備、車載控制、機器人、智能終端、MID、無線通訊、醫療設備、工業控制等行業產品的應用開發而設計，超強的視頻處理能力，超高清視頻輸出優勢，尤其適合做工業控制、廣告機和人臉識別設備等。DLT3399A其豐富的接口、精湛的設計，可供廣大企業用戶做產品使用。
上傳時間： 2022-07-25
上傳用戶：
USB2．0接口和基于ARM核的SOC系統的應用已經非常廣泛，特別在電子消費類領域。包含USB2,0接口的ARM系統則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設計，主要對其中的串行接口引擎(SIE)的設計進行討論。 該 AHB_USB2.0 IP核支持USB2.0協議，并兼容USB1.1協議；支持AMBA2.0協議和UTMI 1.05協議。該IP核一側通過UTMI接口或ULPI接口的PHY與USB2.0主機端進行通信；另一側則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實現了UTMI接口轉ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數據鏈路層協議處理模塊，為整個IP核的核心部分，進一步分為四個子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統接口邏輯)和EPB(端點緩沖模塊)。GLC模塊負責整個IP的復位控制，IP時鐘的開關提示等；PIE模塊負責處理USB的事務級傳輸，包括組包解包等；SIF模塊負責協議相關寄存器組和端點緩沖區的讀寫，跨時鐘域信號的處理和PIE所需的控制信號的產生；AHB模塊負責IP核與ARM通信和DMA功能的實現。 該IP核的軟件設計遵循USB協議，Bulk Only協議和UFI協議，由外掛ARM實現USB設備命令和UFI命令的解析，并執行相應的操作。設計了IP核與ARM之間的多種數據傳輸方法，通過軟件實現常規數據讀寫訪問、內部DMA或外部DMA等多種方式的切換。 本IP已經通過EDA驗證和FPGA測試，并且已經在內嵌ARM核的FPGA系統上實現了多個U盤。這個FPGA系統的正確工作，證明了AHB_USB2.01P核設計是正確的。
上傳時間： 2013-05-17
上傳用戶：qqoqoqo
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
模擬電子技術基礎（第四版）課件 康華光主編 PPT格式
上傳時間： 2013-05-15
上傳用戶：eeworm
