<strike id="c644k"></strike>
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
基于單片機(jī)的16路搶答器,動(dòng)態(tài)數(shù)碼管顯示時(shí)間和編號(hào),蜂鳴器報(bào)警
標(biāo)簽： 單片機(jī) 動(dòng)態(tài) 搶答器 數(shù)碼管顯示
上傳時(shí)間： 2016-04-26
上傳用戶：luopoguixiong
16C84做的智能卡程序,滾動(dòng)碼應(yīng)用原程序,16c54四位LED時(shí)鐘顯示程序,紅外應(yīng)用源程序集1,用PIC12C508509 控制一個(gè)步進(jìn)電機(jī)源程序,模擬數(shù)據(jù)采器 USART
標(biāo)簽： C508509 508509 16C84 USART
上傳時(shí)間： 2013-12-18
上傳用戶：anng
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過(guò)--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][10--4位十進(jìn)制頻率計(jì)][11--譯碼掃描顯示電路][12--用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)][13--用狀態(tài)機(jī)對(duì)ADC0832電路控制實(shí)現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機(jī)實(shí)現(xiàn)ADC0809的采樣電路設(shè)計(jì)][15--DMA方式A/D采樣控制電路設(shè)計(jì)][16--硬件電子琴][17--樂(lè)曲自動(dòng)演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計(jì)][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(jì)(COP2000)]
標(biāo)簽： xilinx VHDL 01 02
上傳時(shí)間： 2014-09-06
上傳用戶：han_zh
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
VHDL的四人搶答器，希望對(duì)大家有所幫助啊，
標(biāo)簽： VHDL 搶答器
上傳時(shí)間： 2013-12-09
上傳用戶：極客
BCH編碼器并行8路實(shí)現(xiàn)，速率達(dá)到300M以上
標(biāo)簽： BCH 8路 編碼器 并行
上傳時(shí)間： 2014-01-26
上傳用戶：蟲蟲蟲蟲蟲蟲
j2me適用 A*四向?qū)ぢ匪惴?基本上還可以.用作slg游戲使用
標(biāo)簽： j2me slg 算法
上傳時(shí)間： 2014-01-17
上傳用戶：huangld
一個(gè)基于單片機(jī)的六路搶答器實(shí)驗(yàn)供大家參考
標(biāo)簽： 單片機(jī) 搶答器 實(shí)驗(yàn) 家
上傳時(shí)間： 2016-05-29
上傳用戶：xiaohuanhuan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="iy484"></strike>
