<option id="y2c62"></option>
PCB四層板設計講解
上傳時間： 2013-10-16
上傳用戶：遠遠ssad
基于FPGA的四階IIR數字濾波器
上傳時間： 2013-10-28
上傳用戶：shfanqiwei
FSM 分兩大類：米里型和摩爾型。 組成要素有輸入(包括復位)，狀態(包括當前狀態的操作)，狀態轉移條件，狀態的輸出條件。 設計FSM 的方法和技巧多種多樣，但是總結起來有兩大類：第一種，將狀態轉移和狀態的操作和判斷等寫到一個模塊(process、block)中。另一種是將狀態轉移單獨寫成一個模塊，將狀態的操作和判斷等寫到另一個模塊中(在Verilog 代碼中，相當于使用兩個“always” block)。其中較好的方式是后者。其原因 如下： 首先FSM 和其他設計一樣，最好使用同步時序方式設計，好處不再累述。而狀態機實現后，狀態轉移是用寄存器實現的，是同步時序部分。狀態的轉移條件的判斷是通過組合邏輯判斷實現的，之所以第二種比第一種編碼方式合理，就在于第二種編碼將同步時序和組合邏輯分別放到不同的程序塊(process，block) 中實現。這樣做的好處不僅僅是便于閱讀、理解、維護，更重要的是利于綜合器優化代碼，利于用戶添加合適的時序約束條件，利于布局布線器實現設計。顯式的 FSM 描述方法可以描述任意的FSM(參考Verilog 第四版)P181 有限狀態機的說明。兩個 always 模塊。其中一個是時序模塊，一個為組合邏輯。時序模塊設計與書上完全一致，表示狀態轉移，可分為同步與異步復位。
標簽： 狀態
上傳時間： 2015-01-02
上傳用戶：aa17807091
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
上傳時間： 2013-11-03
上傳用戶：tzl1975
第一章 傳輸線理論一 傳輸線原理二 微帶傳輸線三 微帶傳輸線之不連續分析第二章 被動組件之電感設計與分析一 電感原理二 電感結構與分析三 電感設計與模擬四 電感分析與量測傳輸線理論與傳統電路學之最大不同，主要在于組件之尺寸與傳導電波之波長的比值。當組件尺寸遠小于傳輸線之電波波長時，傳統的電路學理論才可以使用，一般以傳輸波長（Guide wavelength）的二十分之ㄧ（λ/20）為最大尺寸，稱為集總組件（Lumped elements）；反之，若組件的尺寸接近傳輸波長，由于組件上不同位置之電壓或電流的大小與相位均可能不相同，因而稱為散布式組件（Distributed elements）。 由于通訊應用的頻率越來越高，相對的傳輸波長也越來越小，要使電路之設計完全由集總組件所構成變得越來越難以實現，因此，運用散布式組件設計電路也成為無法避免的選擇。 當然，科技的進步已經使得集總組件的制作變得越來越小，例如運用半導體制程、高介電材質之低溫共燒陶瓷（LTCC）、微機電（MicroElectroMechanical Systems, MEMS）等技術制作集總組件，然而，其中電路之分析與設計能不乏運用到散布式傳輸線的理論，如微帶線（Microstrip Lines）、夾心帶線（Strip Lines）等的理論。因此，本章以討論散布式傳輸線的理論開始，進而以微帶傳輸線為例介紹其理論與公式，并討論微帶傳輸線之各種不連續之電路，以作為后續章節之被動組件的運用。
標簽： 傳輸線
上傳時間： 2013-11-10
上傳用戶：瀟湘書客
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
用PLC設計的四層電梯
上傳時間： 2014-01-03
上傳用戶：txfyddz
四相六線步進電機正反轉驅動程序
上傳時間： 2013-10-31
上傳用戶：wangcehnglin
四探倒車雷達實用電路及pcb圖片波形（主機部分）。
上傳時間： 2013-11-10
上傳用戶：fnggknj
四旋翼飛行器
上傳時間： 2013-10-13
上傳用戶：13686209316
