隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過(guò)對(duì)8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對(duì)SoC設(shè)計(jì)作了初步研究。 在對(duì)Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對(duì)8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對(duì)應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語(yǔ)言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開(kāi)發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對(duì)其進(jìn)行了完整的功能仿真和時(shí)序仿真。 設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對(duì)原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。 本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語(yǔ)言代碼形式存在可與任何綜合庫(kù)、工藝庫(kù)以及FPGA結(jié)合開(kāi)發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過(guò)FPGA驗(yàn)證。
標(biāo)簽：
FPGA
CPU
8位
增強(qiáng)型
上傳時(shí)間：
2013-04-24
上傳用戶：jlyaccounts
