-
現(xiàn)代信息技術(shù)的迅猛發(fā)展，使得圖像處理方面的研究與應(yīng)用，尤其是實(shí)時(shí)圖像處理引起了更廣泛的關(guān)注。近年來(lái)，隨著嵌入式和DSP技術(shù)的不斷發(fā)展，數(shù)字信號(hào)處理領(lǐng)域的理論研究成果被逐漸應(yīng)用到實(shí)際系統(tǒng)中，從而推動(dòng)了新理論的產(chǎn)生和應(yīng)用，對(duì)圖像處理等領(lǐng)域的技術(shù)發(fā)展起到了十分重要的作用。可見(jiàn)，研究如何將ARM和DSP雙處理器結(jié)構(gòu)應(yīng)用于實(shí)時(shí)圖像處理系統(tǒng)的新方法有著非常重要的理論價(jià)值和應(yīng)用價(jià)值。本文主要研究?jī)?nèi)容如下： 1.分析了實(shí)時(shí)圖像處理領(lǐng)域的最新發(fā)展，得出了以ARM和DSP分別作為實(shí)時(shí)圖像處理系統(tǒng)核心的優(yōu)勢(shì)和劣勢(shì)，結(jié)合本課題實(shí)時(shí)性，高效性和便攜性的特點(diǎn)，設(shè)計(jì)一個(gè)以ARM+DSP雙處理器為核心的通用實(shí)時(shí)圖像處理系統(tǒng)，并通過(guò)增加或裁剪可以廣泛應(yīng)用于圖像處理和圖像識(shí)別領(lǐng)域。 2.掌紋識(shí)別技術(shù)是繼指紋識(shí)別和虹膜識(shí)別后人體生物特征識(shí)別領(lǐng)域中最新的研究方向，正處在不斷的研究和探索階段。在論文中，介紹了以ARM+DSP雙處理器為核心的通用實(shí)時(shí)圖像處理系統(tǒng)和掌紋識(shí)別技術(shù)相融合的實(shí)例，構(gòu)成最基本的脫機(jī)掌紋識(shí)別系統(tǒng)，給出了系統(tǒng)的組成和運(yùn)行的基本流程，實(shí)現(xiàn)最基本的識(shí)別功能，降低成本，提升實(shí)時(shí)掌紋識(shí)別系統(tǒng)的性能。 3.具體設(shè)計(jì)中，在對(duì)兩種系統(tǒng)組成方案經(jīng)過(guò)比較后，選擇了基于TI公司的TMS320VC5470雙核處理器為核心，根據(jù)TMS320VC5470芯片的特點(diǎn)，對(duì)系統(tǒng)平臺(tái)的硬件原理進(jìn)行設(shè)計(jì)，擴(kuò)充了進(jìn)行研究所需的片外RAM，ROM(Flash)，人機(jī)接口電路，外圍接口電路，仿真接口JTAG等。隨后根據(jù)原理圖所需器件，選擇相對(duì)應(yīng)的封裝形式，設(shè)計(jì)8層印刷電路板，對(duì)BGA封裝形式芯片的扇出方式，布線規(guī)則以及高速數(shù)字電路與高速PCB設(shè)計(jì)中涉及的信號(hào)完整性問(wèn)題予以重點(diǎn)研究，較好解決了高密度BGA封裝集成電路的布線及其電磁兼容性問(wèn)題。除此之外，在軟件設(shè)計(jì)方面，討論了針對(duì)TMS320VC5470系統(tǒng)脫離主機(jī)開發(fā)環(huán)境成為獨(dú)立系統(tǒng)時(shí)雙核Bootload的實(shí)現(xiàn)、雙核間通訊及程序固化到FLASH中的方法。 本文所做的創(chuàng)新工作是將ARM和DSP有效的相結(jié)合，使他們?cè)趯?shí)時(shí)圖像處理系統(tǒng)中發(fā)揮各自的優(yōu)勢(shì)，克服自身的劣勢(shì)，提升了實(shí)時(shí)圖像處理系統(tǒng)的性能，縮小了體積，節(jié)約了成本；并基于上述研究成果，將該ARM+DSP實(shí)時(shí)圖像處理系統(tǒng)和最新的掌紋識(shí)別的原理相結(jié)合，構(gòu)成了手持式掌紋識(shí)別系統(tǒng)，對(duì)于實(shí)時(shí)掌紋識(shí)別技術(shù)的研究有著非常重要意義。
標(biāo)簽：
ARMDSP
實(shí)時(shí)圖像
處理系統(tǒng)
上傳時(shí)間：
2013-07-31
上傳用戶：muyehuli
-
船舶機(jī)艙中集中了船上大部分的設(shè)備裝置的儀表，是船舶航運(yùn)的關(guān)鍵部分，隨著網(wǎng)絡(luò)、通訊技術(shù)以及電子制造工藝水平的快速發(fā)展，現(xiàn)代化船舶自動(dòng)化程度越來(lái)越高，機(jī)艙的環(huán)境和自動(dòng)監(jiān)控水平也得到大大的提高。但由于某些儀器儀表并沒(méi)有提供與計(jì)算機(jī)進(jìn)行數(shù)據(jù)通信的接口，為了要實(shí)現(xiàn)檢測(cè)自動(dòng)化，需要利用數(shù)字圖像處理技術(shù)來(lái)實(shí)現(xiàn)儀器儀表讀數(shù)的高速自動(dòng)識(shí)別。 傳統(tǒng)的CCD圖像采集系統(tǒng)具有速度慢、功能簡(jiǎn)單、體積大、功耗大等特點(diǎn)，不能滿足日益發(fā)展的機(jī)器視覺(jué)應(yīng)用的需要，尤其是在一些新型應(yīng)用領(lǐng)域比如嵌入式視覺(jué)、智能監(jiān)控方面的需要。本文利用ARM7的S3C44BOX處理器和CMOS圖像傳感器件設(shè)計(jì)并完成了一個(gè)數(shù)字圖像采集系統(tǒng)。系統(tǒng)充分考慮了ARM技術(shù)與CMOS圖像傳感技術(shù)的優(yōu)勢(shì)及特點(diǎn)，把圖像采集和圖像處理識(shí)別功能集中在一個(gè)模塊實(shí)現(xiàn)，具有功能豐富、處理能力強(qiáng)、接口靈活和擴(kuò)展方便等優(yōu)點(diǎn)。系統(tǒng)的特色為：構(gòu)建了基于S3C44BOX的圖像采集的硬件平臺(tái)；研究并移植了引導(dǎo)程序Bootloader和操作系統(tǒng)uClinux；實(shí)現(xiàn)了實(shí)時(shí)多任務(wù)的處理，從而大幅提高系統(tǒng)的管理能力。 本論文研究如何使用低成本的CMOS圖像傳感器構(gòu)建一個(gè)嵌入式圖像識(shí)別系統(tǒng)的設(shè)計(jì)和解決方案。這種圖像采集系統(tǒng)帶圖像采集、識(shí)別、存儲(chǔ)、顯示等功能，體積很小，可做在一塊電路板上。除了可以做為單獨(dú)的圖像數(shù)據(jù)識(shí)別設(shè)備之外，也可以直接做為其它應(yīng)用系統(tǒng)的一個(gè)智能集成部件使用。
標(biāo)簽：
CMOS
ARM
數(shù)字圖像
傳感器
上傳時(shí)間：
2013-05-26
上傳用戶：cursor
-
VLSI(超大規(guī)模集成電路)的快速發(fā)展，使得FPGA技術(shù)得到了迅猛發(fā)展，F(xiàn)PGA的快速發(fā)展又為實(shí)時(shí)圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路，全景圖像處理是實(shí)時(shí)圖像處理中一個(gè)嶄新的領(lǐng)域，其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應(yīng)用前景。 本文首先介紹了全景圖像處理的發(fā)展?fàn)顩r，課題的主要背景、國(guó)內(nèi)外發(fā)展現(xiàn)狀、課題的研究意義、課題的來(lái)源和本文的主要研究工作及論文組織結(jié)構(gòu)。然后在第二章中介紹了FPGA的發(fā)展，F(xiàn)PGA/CPLD的特點(diǎn)，并介紹了Cyclone Ⅱ系列FPGA的硬件結(jié)構(gòu)，硬件描述語(yǔ)言，開發(fā)工具Quartus Ⅱ以及FPGA開發(fā)的一般原則。 文章的重點(diǎn)放在了電路板的設(shè)計(jì)部分，也就是本文的第三章。在介紹電路設(shè)計(jì)部分之前首先介紹一些高速數(shù)字電路設(shè)計(jì)中的一些概念、高速數(shù)字電路設(shè)計(jì)中常見(jiàn)問(wèn)題，并對(duì)常見(jiàn)問(wèn)題給出了一般解決方法。 在FPGA電路板設(shè)計(jì)部分中，對(duì)FPGA電路的設(shè)計(jì)過(guò)程作了詳細(xì)的說(shuō)明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設(shè)計(jì)要點(diǎn)，多層電路板設(shè)計(jì)要點(diǎn)，F(xiàn)PGA供電管腳的處理注意事項(xiàng)，F(xiàn)PGA芯片中PLL模塊的設(shè)計(jì)以及FPGA的配置方法，并給出了作者的設(shè)計(jì)思路。FPGA供電電源也是電路板設(shè)計(jì)的要點(diǎn)所在，文章中也著重對(duì)其進(jìn)行了介紹，提及了FPGA電源設(shè)計(jì)指標(biāo)要求及電壓功耗估計(jì)，并根據(jù)現(xiàn)有的FPGA電源解決方案提出了設(shè)計(jì)思路和方法。同時(shí)文章中對(duì)FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲(chǔ)電路、USB2.0接口電路的設(shè)計(jì)做了相應(yīng)的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個(gè)穩(wěn)定運(yùn)行的平臺(tái)。 在第四章中介紹了IC總線控制器的狀態(tài)機(jī)圖及信號(hào)說(shuō)明和相應(yīng)的仿真圖。 文章最后給出了FPGA硬件電路的調(diào)試結(jié)果，驗(yàn)證了設(shè)計(jì)目的，為進(jìn)一步的工作打下了良好的基礎(chǔ)。
標(biāo)簽：
FPGA
圖像
理板設(shè)計(jì)
上傳時(shí)間：
2013-04-24
上傳用戶：15736969615
-
本論文討論的是如何對(duì)符合DVB-T標(biāo)準(zhǔn)的數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)中的MPEG2圖像實(shí)現(xiàn)底層硬件的實(shí)時(shí)加/解密.數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)是某公司研發(fā)的符合DVB-T標(biāo)準(zhǔn)的實(shí)時(shí)圖像語(yǔ)音無(wú)線傳輸系統(tǒng),通過(guò)對(duì)實(shí)時(shí)采集的圖像等信息的發(fā)射與接收實(shí)現(xiàn)對(duì)遠(yuǎn)程現(xiàn)場(chǎng)的無(wú)線監(jiān)控.為了保證圖像數(shù)據(jù)在傳輸中的保密性,設(shè)計(jì)了基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng).該系統(tǒng)由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發(fā)射機(jī)及接收機(jī)中的實(shí)時(shí)數(shù)據(jù)流的加/解密,該模塊是基于FPGA的,采用美國(guó)國(guó)家標(biāo)準(zhǔn)DES(Dara Encryption Standard)算法,實(shí)現(xiàn)了對(duì)MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產(chǎn)生、管理、控制、輸入等功能.本論文首先介紹了密碼學(xué)的基本知識(shí)及幾種典型的加密體制和算法.接著介紹了DVB-T數(shù)字廣播標(biāo)準(zhǔn)和數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)的原理和系統(tǒng)結(jié)構(gòu).然后對(duì)圖像加解密器的系統(tǒng)設(shè)計(jì)原理及實(shí)現(xiàn)做了詳細(xì)介紹.在此基礎(chǔ)上,介紹了FPGA中的加密算法的仿真及實(shí)現(xiàn)和密鑰管理模塊的實(shí)現(xiàn).最后介紹了系統(tǒng)的硬件電路和整個(gè)系統(tǒng)的軟硬件調(diào)試.本人的工作主要包括:1.查閱資料,了解密碼學(xué)及DVB系統(tǒng)相關(guān)領(lǐng)域知識(shí).2.根據(jù)項(xiàng)目要求設(shè)計(jì)基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng)方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設(shè)計(jì),并設(shè)計(jì)各個(gè)控制程序和驅(qū)動(dòng).4.設(shè)計(jì)系統(tǒng)原理圖及電路板,完成系統(tǒng)的軟硬件調(diào)試和與全系統(tǒng)的聯(lián)調(diào).
標(biāo)簽：
MPEG2
FPGA
圖像加密
上傳時(shí)間：
2013-06-30
上傳用戶：jiiszha
-
該文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標(biāo)準(zhǔn)的圖象壓縮芯片.在簡(jiǎn)要介紹JPEG基本模式標(biāo)準(zhǔn)和FPGA設(shè)計(jì)流程的基礎(chǔ)上,針對(duì)JPEG基本模式硬件編碼器傳統(tǒng)結(jié)構(gòu)的缺點(diǎn),提出了一種新的改進(jìn)結(jié)構(gòu).JPEG基本模式硬件編碼器改進(jìn)結(jié)構(gòu)的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn)在其后章節(jié)中進(jìn)行了詳細(xì)闡述,并分別給出了改進(jìn)結(jié)構(gòu)中各個(gè)模塊的單獨(dú)測(cè)試結(jié)果.在該文的測(cè)試部分,闡述利用實(shí)際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計(jì)算了相應(yīng)的圖像壓縮速度和圖象質(zhì)量指標(biāo),并與軟件壓縮的速度和結(jié)果做了對(duì)比,提出了未來(lái)的改進(jìn)建議.
標(biāo)簽：
FPGA
JPEG
圖像壓縮
芯片設(shè)計(jì)
上傳時(shí)間：
2013-04-24
上傳用戶：Andy123456
-
自90年代以來(lái)，LED顯示屏的設(shè)計(jì)制造和應(yīng)用水平得到日益提高，LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發(fā)展過(guò)程。在此發(fā)展過(guò)程中，無(wú)論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計(jì)算機(jī)化的全動(dòng)態(tài)顯示系統(tǒng))等方面都取得了長(zhǎng)足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器，有其獨(dú)特的優(yōu)越性，比如：可靠性高、使用壽命長(zhǎng)、環(huán)境適應(yīng)能力強(qiáng)、性價(jià)比高且成本低等特點(diǎn)，且隨著全彩屏顯示技術(shù)的日益完善，使得LED顯示屏在許多場(chǎng)合得到廣泛的應(yīng)用。 本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源，利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級(jí)灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計(jì)原理。通過(guò)對(duì)等長(zhǎng)時(shí)間實(shí)現(xiàn)4096級(jí)灰度方案的分析，得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限，提出采用變長(zhǎng)時(shí)間和消影時(shí)間相結(jié)合的方案實(shí)現(xiàn)4096級(jí)灰度的方案及實(shí)現(xiàn)，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎(chǔ)上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無(wú)閃爍LED全彩屏的實(shí)現(xiàn)方法；對(duì)一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開討論，為今后的動(dòng)態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅(jiān)實(shí)的理論基礎(chǔ)。
標(biāo)簽：
FPGA
LED
顯示屏
同步控制
上傳時(shí)間：
2013-04-24
上傳用戶：793212294
-
現(xiàn)代自動(dòng)化生產(chǎn)技術(shù)迅猛發(fā)展,對(duì)保證其產(chǎn)品質(zhì)量的檢測(cè)技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測(cè)手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計(jì)算機(jī)視覺(jué)理論基礎(chǔ)上發(fā)展起來(lái)的視覺(jué)檢測(cè)技術(shù)以其高精度、非接觸、自動(dòng)化程度高等優(yōu)點(diǎn)滿足了現(xiàn)代生產(chǎn)過(guò)程在線檢測(cè)的要求,逐漸由實(shí)驗(yàn)室走向工業(yè)現(xiàn)場(chǎng),得到了日益廣泛的應(yīng)用.隨著現(xiàn)代生產(chǎn)節(jié)拍的不斷加快,以及檢測(cè)節(jié)點(diǎn)的增多,處理數(shù)據(jù)量的增大,對(duì)視覺(jué)檢測(cè)系統(tǒng)的測(cè)量速度提出了更高的要求,而在現(xiàn)有的檢測(cè)系統(tǒng)中,實(shí)現(xiàn)100％實(shí)時(shí)在線檢測(cè)的關(guān)鍵問(wèn)題是提高視覺(jué)圖像的處理速度,從而提高整個(gè)視覺(jué)檢測(cè)系統(tǒng)的處理速度.因此該文提出基于FPGA的高速圖像處理系統(tǒng)的設(shè)計(jì)方案,得到了國(guó)家"十五"攻關(guān)項(xiàng)目"光學(xué)數(shù)碼柔性通用坐標(biāo)測(cè)量機(jī)"的資助.該文針對(duì)以下三個(gè)方面進(jìn)行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過(guò)分析現(xiàn)有的幾種實(shí)現(xiàn)高速圖像處理的方法的優(yōu)缺點(diǎn),提出了基于現(xiàn)場(chǎng)可編程邏輯器件FPGA(Field Programmable Gate Array)技術(shù)的高速圖像處理系統(tǒng)的方案,并構(gòu)建了其硬件平臺(tái).(二)基于USB總線的通訊采用USB專用接口芯片,實(shí)現(xiàn)高速圖像處理系統(tǒng)與PC機(jī)的通訊驗(yàn)證硬件設(shè)計(jì)的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點(diǎn)及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實(shí)現(xiàn).
標(biāo)簽：
FPGA
高速圖像處理
上傳時(shí)間：
2013-04-24
上傳用戶：tb_6877751
-
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng)，近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過(guò)使用各個(gè)公司提供的FPGA開發(fā)軟件使用硬件描述語(yǔ)言，可以實(shí)現(xiàn)特定的信號(hào)處理算法，如FFT、FIR等算法，為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來(lái)完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長(zhǎng)處，對(duì)于算法實(shí)現(xiàn)簡(jiǎn)單、運(yùn)算量大、實(shí)時(shí)性高的這類處理過(guò)程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來(lái)處理經(jīng)過(guò)預(yù)處理后的圖像數(shù)據(jù)，來(lái)運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計(jì)，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計(jì)開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過(guò)程。將算法下載到FPGA芯片，經(jīng)過(guò)試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計(jì)，經(jīng)過(guò)調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。
標(biāo)簽：
FPGA
DSP
紅外
圖像預(yù)處理
上傳時(shí)間：
2013-07-22
上傳用戶：Divine
-
該論文介紹加密算法及如何給數(shù)字圖像文件加密，比較適合密碼學(xué)的初入門者學(xué)習(xí)與交流。
標(biāo)簽：
數(shù)字圖像
加密
上傳時(shí)間：
2013-04-24
上傳用戶：czl10052678
-
該文就多媒體信息的主體之一-圖像信號(hào)的壓縮和解壓進(jìn)行了分析,并結(jié)合實(shí)際課題所設(shè)計(jì)的數(shù)字圖像監(jiān)控系統(tǒng)對(duì)其中的圖像解碼過(guò)程進(jìn)行了軟硬件的實(shí)現(xiàn).首先我們?cè)贏NALOG DEVICE公司的ADSP-2189上進(jìn)行了解碼系統(tǒng)的驗(yàn)證,就解碼輸出的質(zhì)量進(jìn)行了主觀評(píng)價(jià).通過(guò)軟件仿真,我們還進(jìn)一步得到了解碼過(guò)程中,哪些指令占用較多的指令執(zhí)行時(shí)間,哪些指令會(huì)成為硬件實(shí)現(xiàn)時(shí)的瓶頸.它為我們的FPGA優(yōu)化設(shè)計(jì)提供了理論上的依據(jù).綜合考慮設(shè)計(jì)方案的復(fù)雜程度、系統(tǒng)規(guī)模、系統(tǒng)時(shí)延、器件成本等各項(xiàng)因素,通過(guò)對(duì)各種FPGA器件性能與開發(fā)工具的選擇比較,決定選用Altera公司的FLEX10K器件來(lái)做最終的硬件實(shí)現(xiàn).它不僅為圖像解碼系統(tǒng)的ASIC實(shí)現(xiàn)做了一定的理論分析和技術(shù)準(zhǔn)備,也為FPGA技術(shù)在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用開辟了新的研究方向.在硬件設(shè)計(jì)過(guò)程中,根據(jù)FPGA技術(shù)的優(yōu)點(diǎn),采用"自上而下"和"自下而上"相結(jié)合的設(shè)計(jì)方法,將整個(gè)系統(tǒng)進(jìn)行功能模塊分割并分別實(shí)現(xiàn).所有處理模塊均采用VERILIG語(yǔ)言編寫,對(duì)其中的主要模塊都進(jìn)行了優(yōu)化設(shè)計(jì).通過(guò)這些優(yōu)化不僅提高了解壓性能,還減少了處理時(shí)間和所占用的硬件空間.最后通過(guò)仿真表明了所實(shí)現(xiàn)的圖像解碼系統(tǒng)具有良好的性能,具有一定的使用價(jià)值.
標(biāo)簽：
FPGA
數(shù)字圖像
監(jiān)控系統(tǒng)
片的設(shè)計(jì)
上傳時(shí)間：
2013-06-26
上傳用戶：再見(jiàn)大盤雞
