亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

圖像控制器

  • DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

    DDR2 SDRAM是目前內(nèi)存市場上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外,大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存,越來越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此,設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。 論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上,設(shè)計(jì)出DDR2控制器的整體架構(gòu),采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想,將DDR2控制器劃分為若干模塊,并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問題,對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上,設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái),針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證,并實(shí)現(xiàn)在Altera Stratix II GX90開發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫操作控制的FPGA功能演示。 論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是: 1.支持?jǐn)?shù)字PHY電路,不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口,節(jié)約了設(shè)計(jì)成本,縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來,簡化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片,使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù),充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制,方便用戶對(duì)DDR2內(nèi)存的控制。

    標(biāo)簽: DDR2 FPGA 控制器

    上傳時(shí)間: 2013-06-10

    上傳用戶:ynzfm

  • 基于FPGA的PID智能控制器的研究.rar

    工業(yè)生產(chǎn)過程往往具有非線性、不確定性,難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支,人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力,已成為非線性系統(tǒng)建模、辨識(shí)和控制中常用的理論和方法。其中,神經(jīng)元具有很強(qiáng)的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力,可以處理那些難以用模型和規(guī)則描述的過程,將神經(jīng)元與PID結(jié)合,應(yīng)用到實(shí)際的控制中,可以在線調(diào)整PID的參數(shù),使系統(tǒng)具有較強(qiáng)的抗干擾能力、自適應(yīng)能力和較好的魯棒性。 目前,人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究,這三方面是相互依賴和相互促進(jìn)的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究方面,創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實(shí)現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計(jì),并將其封裝成為一個(gè)專用的IP核供其他的控制系統(tǒng)使用。 首先,對(duì)單神經(jīng)元PID智能控制器的設(shè)計(jì)原理和設(shè)計(jì)算法進(jìn)行了深入的研究與分析;其次,利用MATLAB設(shè)計(jì)單神經(jīng)元PID智能控制器,針對(duì)特定的被控對(duì)象,對(duì)其進(jìn)行仿真實(shí)驗(yàn),獲得比較理想的系統(tǒng)輸出;然后,研究基于FPGA的單神經(jīng)元智能控制算法的實(shí)現(xiàn),對(duì)控制器進(jìn)行VHDL語言分層設(shè)計(jì),使用Altera公司的軟件QuartusⅡ6.1進(jìn)行仿真實(shí)驗(yàn)。兩個(gè)仿真實(shí)驗(yàn)結(jié)果表明,基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計(jì)的單神經(jīng)元PID智能控制器性能優(yōu)良。 本文的設(shè)計(jì)模塊主要包括權(quán)值修改模塊、誤差計(jì)算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個(gè)模塊的設(shè)計(jì)中進(jìn)行了優(yōu)化處理,使本文的設(shè)計(jì)不僅利用的硬件資源少,而且也有很快的運(yùn)行速度,同時(shí)也改善了傳統(tǒng)控制器的控制性能。

    標(biāo)簽: FPGA PID 智能控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:13517191407

  • 基于FPGA的B型超聲成像系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

    便攜式B型超聲診斷儀具有無創(chuàng)傷、簡便易行、相對(duì)價(jià)廉等優(yōu)勢,在臨床中越來越得到廣泛的應(yīng)用。它將超聲波技術(shù)、微電子技術(shù)、計(jì)算機(jī)技術(shù)、機(jī)械設(shè)計(jì)與制造及生物醫(yī)學(xué)工程等技術(shù)融合在一起。開展該課題的研究對(duì)提高臨床診斷能力和促進(jìn)我國醫(yī)療事業(yè)的發(fā)展具有重要的意義。 便攜式B型超聲診斷儀由人機(jī)交互系統(tǒng)、探頭、成像系統(tǒng)、顯示系統(tǒng)構(gòu)成。其基本工作過程是:首先人機(jī)交互系統(tǒng)接收到用戶通過鍵盤或鼠標(biāo)發(fā)出的命令,然后成像系統(tǒng)根據(jù)命令控制探頭發(fā)射超聲波,并對(duì)回波信號(hào)處理、合成圖像,最后通過顯示系統(tǒng)完成圖像的顯示。 成像系統(tǒng)作為便攜式B型超聲診斷儀的核心對(duì)圖像質(zhì)量有決定性影響,但以前研制的便攜式B型超聲診斷儀的成像系統(tǒng)在三個(gè)方面存在不足:第一、采用的是單片機(jī)控制步進(jìn)電機(jī),控制精度不高,導(dǎo)致成像系統(tǒng)采樣不精確;第二、采用的數(shù)字掃描變換算法太粗糙,影響超聲圖像的分辨率;第三、它的CPU多采用的是51系列單片機(jī),測量速度太慢,同時(shí)也不便于系統(tǒng)升級(jí)和擴(kuò)展。 針對(duì)以上不足,提出了基于FPGA的B型超聲成像系統(tǒng)解決方案,采用Altera公司的EP2C5Q208C8芯片實(shí)現(xiàn)了步進(jìn)電機(jī)步距角的細(xì)分,使電機(jī)旋轉(zhuǎn)更勻速,提高了采樣精度;提出并采用DSTI-ULA算法(Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation)在FPGA內(nèi)實(shí)現(xiàn)數(shù)字掃描變換,提高了圖像分辨率;人機(jī)交互系統(tǒng)采用S3C2410-AL作為CPU,改善了測量速度和系統(tǒng)的擴(kuò)展性。 通過對(duì)系統(tǒng)硬件電路的設(shè)計(jì)、制作,軟件的編寫、調(diào)試,結(jié)果表明,本文所設(shè)計(jì)的便攜式B型超聲成像系統(tǒng)圖像分辨率高、測量速度快、體積小、操作方便。本文所設(shè)計(jì)的便攜式B型超聲診斷儀可在野外作業(yè)和搶險(xiǎn)(諸如地震、抗洪)中發(fā)揮作用,同時(shí)也可在鄉(xiāng)村診所中完成對(duì)相關(guān)疾病的診斷工作。

    標(biāo)簽: FPGA 超聲成像

    上傳時(shí)間: 2013-05-18

    上傳用戶:helmos

  • 基于FPGA的實(shí)時(shí)圖像采集與處理系統(tǒng)研究.rar

    隨著數(shù)碼技術(shù)的不斷發(fā)展,數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大,其實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點(diǎn)使其非常適用于進(jìn)行一些基于像素級(jí)的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻,存在著高速實(shí)時(shí)性、穩(wěn)定性問題。本設(shè)計(jì)脫離高清晰工業(yè)相機(jī)必須與PC連接才可以觀看到高清晰圖像的束縛,實(shí)現(xiàn)系統(tǒng)的小型化。針對(duì)130萬像素彩色1/2英寸鎂光CMOS圖像傳感器,提出用硬件實(shí)現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計(jì)方案,完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換,用SDRAM作緩存,輸出標(biāo)準(zhǔn)VGA信號(hào),可直接連接VGA顯示器、投影儀等設(shè)備進(jìn)行實(shí)時(shí)的視頻圖像觀看,與模擬相機(jī)740X576分辨率(480線)圖像相比,設(shè)計(jì)圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線),最高幀率25fps,整個(gè)結(jié)構(gòu)應(yīng)用FPGA作為主控制器,用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲(chǔ),加快了運(yùn)算速率,減小了電路規(guī)模,滿足圖像實(shí)時(shí)處理的要求,使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠(yuǎn)程監(jiān)控等領(lǐng)域。 論文研究的重點(diǎn)是采用altera公司EP2C芯片前端驅(qū)動(dòng)CMOS圖像傳感器,實(shí)時(shí)采集Bayer圖像象素,分析研究CFA圖像插值算法,實(shí)現(xiàn)了基于FPGA的實(shí)時(shí)線性插值算法,能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)重構(gòu),輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖,存儲(chǔ)一幀圖像到高速SDRAM,構(gòu)建VGA顯示控制器,實(shí)現(xiàn)對(duì)輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進(jìn)行實(shí)時(shí)顯示。 整個(gè)模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后,對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證,系統(tǒng)達(dá)到了實(shí)時(shí)性,能正確和可靠的工作。整個(gè)設(shè)計(jì)模塊能夠滿足高幀率和高清晰的實(shí)時(shí)圖像處理,占用系統(tǒng)資源很少,用較少的時(shí)間完成了圖像數(shù)據(jù)的轉(zhuǎn)換,提高了效率。

    標(biāo)簽: FPGA 實(shí)時(shí)圖像采集 與處理系統(tǒng)

    上傳時(shí)間: 2013-06-08

    上傳用戶:zhengjian

  • 基于FPGA的數(shù)字圖像實(shí)時(shí)消像旋的方法研究.rar

    本研究針對(duì)目標(biāo)識(shí)別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動(dòng)而使目標(biāo)圖像發(fā)生旋轉(zhuǎn),給測量及人眼觀察帶來的影響,因此需要對(duì)目標(biāo)圖像進(jìn)行實(shí)時(shí)的反旋轉(zhuǎn)處理,對(duì)目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較,選擇從電子學(xué)消旋方法出發(fā),研究圖像消像旋的方法,并給出了基于FPGA的實(shí)時(shí)消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對(duì)電子圖像消旋原理的深入分析的基礎(chǔ)上,設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法,再利用后插值處理保證了圖像的質(zhì)量;構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時(shí)消像旋系統(tǒng),利用VHDL硬件描述語言實(shí)現(xiàn)了整個(gè)消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像,提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對(duì)整個(gè)算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)能夠成功地對(duì)采集到的灰度圖像進(jìn)行消像旋處理,旋轉(zhuǎn)后的圖像清晰穩(wěn)定,像素誤差小于一個(gè)像素,而且對(duì)于視頻信號(hào)只有一幀的延時(shí)不到20ms,達(dá)到系統(tǒng)參數(shù)要求。

    標(biāo)簽: FPGA 數(shù)字圖像 方法研究

    上傳時(shí)間: 2013-07-04

    上傳用戶:MATAIYES

  • 基于FPGA的液晶控制器的設(shè)計(jì)與實(shí)現(xiàn).rar

    隨著以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長,人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對(duì)顯示器件的要求也越來越高。在這些因素的驅(qū)動(dòng)下,顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計(jì)的液晶控制器具有很高的靈活性,可以根據(jù)不同的液晶類型、尺寸、使用場合,特別是不同的工業(yè)產(chǎn)品,做一些特殊的設(shè)計(jì),以最小的代價(jià)滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。 本文設(shè)計(jì)了一個(gè)采用FPGA設(shè)計(jì)的液晶顯示控制器,主要解決以下內(nèi)容:采用Cyclone芯片設(shè)計(jì)的液晶控制器;采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計(jì),重點(diǎn)介紹了如何通過特殊設(shè)計(jì)控制器與CPU協(xié)調(diào)的工作,驅(qū)動(dòng)系統(tǒng)所需時(shí)序信號(hào)的產(chǎn)生,STN液晶彩色屏灰度顯示的時(shí)間抖動(dòng)算法和幀率控制原理及實(shí)現(xiàn),顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法,使用FPGA設(shè)計(jì)的用于本系統(tǒng)的特殊SDRAM控制器,以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理,還有很重要的一點(diǎn)是各個(gè)模塊之間的同步處理。這款液晶控制器在實(shí)際中的使用效果證明了本課題介紹的液晶控制器方案是一個(gè)非常可行的,具有廣泛的通用性。 關(guān)鍵詞:液晶控制器、SDRAM控制器、時(shí)序信號(hào)發(fā)生器、灰度顯示、時(shí)間抖動(dòng)算法

    標(biāo)簽: FPGA 液晶控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:ryanxue

  • 基于FPGA的LED視頻顯示控制系統(tǒng)的設(shè)計(jì).rar

    LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來,以其亮度高、視角廣、壽命長、性價(jià)比高的特點(diǎn),在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵,是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制,控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn),提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分:視頻信號(hào)的獲取,視頻信號(hào)的處理。 經(jīng)過分析比較,決定從顯卡的DVI接口獲得視頻源,視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后,可以獲得圖像的數(shù)字信息,這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后,對(duì)數(shù)據(jù)進(jìn)行處理,最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中,采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程(ISP)等特點(diǎn),所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性,在FPGA內(nèi)部劃分了各個(gè)小模塊,各小模塊中通過少量的信號(hào)進(jìn)行聯(lián)系,這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng),使得設(shè)計(jì)更加簡單,容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn),全彩色灰度級(jí)的實(shí)現(xiàn)方式,決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具,對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線,使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上,課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊,在Quartus II和modelsim平臺(tái)下,用Verilog HDL語言開發(fā)。

    標(biāo)簽: FPGA LED 視頻顯示

    上傳時(shí)間: 2013-05-19

    上傳用戶:玉簫飛燕

  • 基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

    本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下: ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì),使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析,對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù),在FPGA(現(xiàn)場可編程門陣列)上實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器,具有功能配置靈活,調(diào)試方便,成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器的網(wǎng)絡(luò)接口,包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分,提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口,還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí),從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號(hào)完整性問題,并基于IBIS模型進(jìn)行了信號(hào)完整性分析及仿真。針對(duì)各功能模塊提出了相應(yīng)的調(diào)試策略,并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對(duì)象存儲(chǔ)控制器系統(tǒng)設(shè)計(jì)方案,Virtex-4內(nèi)嵌PowerPC高性能處理器,可更好地完成對(duì)象存儲(chǔ)設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì),包括千兆以太網(wǎng)、光纖通道、SATA(串行高級(jí)技術(shù)附件)等網(wǎng)絡(luò)存儲(chǔ)接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制,通過了設(shè)計(jì)規(guī)則檢查,生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。

    標(biāo)簽: FPGA 對(duì)象存儲(chǔ) 原型

    上傳時(shí)間: 2013-04-24

    上傳用戶:lijinchuan

  • 基于FPGA的永磁同步電機(jī)控制器的研究.rar

    隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展,以永磁同步電機(jī)作為控制對(duì)象的傳動(dòng)領(lǐng)域得到了越來越廣泛的關(guān)注,隨著FPGA的技術(shù)的普及和廣泛應(yīng)用,使得各種先進(jìn)的控制算法得以實(shí)現(xiàn),于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當(dāng)前的研究熱點(diǎn)。本文的主要工作就是圍繞數(shù)字化的永磁同步電機(jī)控制器研究來展開。首先深入研究了永磁同步電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對(duì)永磁同步電機(jī)的數(shù)學(xué)模型進(jìn)行了推導(dǎo)的基礎(chǔ)上,在PSIM仿真軟件中建立了永磁同步電機(jī)的電機(jī)模型,提出了一種永磁同步電機(jī)傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo),并對(duì)滑模控制理論和矢量控制進(jìn)行了深入的研究分析,將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機(jī)的調(diào)速系統(tǒng)中,改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點(diǎn),仿真結(jié)果驗(yàn)證了該系統(tǒng)設(shè)計(jì)方案的優(yōu)越性。最后在永磁同步電機(jī)建模仿真的基礎(chǔ)上,根據(jù)永磁同步電機(jī)控制器的設(shè)計(jì)要求及FPGA的特點(diǎn),提出永磁同步電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想,將整個(gè)系統(tǒng)進(jìn)行了合理的劃分,分別對(duì)SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證,驗(yàn)證結(jié)果表明:永磁同步電機(jī)在低速和高速時(shí)都能穩(wěn)定運(yùn)行,從而證實(shí)了本設(shè)計(jì)方案的可行性。

    標(biāo)簽: FPGA 永磁同步 電機(jī)控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:wff

  • 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar

    當(dāng)前,片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段,經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測試系統(tǒng)的核心,在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料,分析了集成電路在國內(nèi)外發(fā)展的最新動(dòng)態(tài),提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡要介紹。文中對(duì)GPIB總線進(jìn)行了簡單的描述,根據(jù)芯片設(shè)計(jì)的主要思想,重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議,并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí),對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì),并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想,借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真,給出仿真結(jié)果,仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后,本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié),展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢,指出了開展進(jìn)一步研究需要做的工作。

    標(biāo)簽: FPGA GPIB 控制器

    上傳時(shí)間: 2013-06-12

    上傳用戶:mqien

主站蜘蛛池模板: 抚松县| 泰来县| 贵州省| 读书| 梨树县| 拜城县| 渝北区| 凤山市| 界首市| 和平县| 宁明县| 嘉峪关市| 叙永县| 唐河县| 绥化市| 原阳县| 宁化县| 桐庐县| 广饶县| 房产| 青河县| 中牟县| 波密县| 三门峡市| 静宁县| 大兴区| 托里县| 汽车| 天等县| 思南县| 平乡县| 翁源县| 清水县| 新津县| 罗城| 通道| 新蔡县| 中山市| 江城| 西贡区| 陆川县|