日韩欧美天堂,欧美午夜影院一区,国产在视频线精品视频www666

圖像跟蹤器

使用蜂鳴器產(chǎn)生汽車警笛聲同時指示燈像警燈一樣閃爍

使用蜂鳴器產(chǎn)生汽車警笛聲同時指示燈像警燈一樣閃爍

標簽： 蜂鳴器汽車指示燈警笛

上傳時間： 2017-09-15

上傳用戶：cylnpy
基于FPGA的通用異步收發(fā)器的設(shè)計.rar

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。本課題所設(shè)計的LIART支持標準的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標。

標簽： FPGA 異步收發(fā)器

上傳時間： 2013-08-02

上傳用戶：rocketrevenge
MPEG2視頻解碼器的FPGA設(shè)計.rar

MPEG-2是MPEG組織在1994年為了高級工業(yè)標準的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標準，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。本文以MPEG-2視頻標準為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。

標簽： MPEG2 FPGA 視頻解碼器

上傳時間： 2013-07-27

上傳用戶：ice_qi
基于ARM-LINUX的嵌入式媒體播放器的研究與實現(xiàn)

隨著科學(xué)技術(shù)的發(fā)展，人們對生活質(zhì)量的要求越來越高，在視聽享受方面，家庭影院越來越普遍，便攜式電子設(shè)備也日趨成熟。目前，人們對嵌入式媒體播放器的研究越來越廣泛了，國內(nèi)外已經(jīng)出現(xiàn)了像MP3、MP4和智能手機等眾多樣式的便攜式嵌入式媒體播放器。但由于種種環(huán)境及條件的限制，這些便攜式的媒體播放器都只能播放單一的或幾種固定的媒體格式，可擴展性都比較差；而現(xiàn)在隨著應(yīng)用的不斷增多，越來越多的更先進的壓縮算法被提出，導(dǎo)致了媒體格式的多樣化，在這種情況下，必然要求嵌入式媒體播放器要適應(yīng)多種格式。為此，通過對各種PC機上的播放器設(shè)計架構(gòu)的研究與借鑒，在本文中主要在軟件方面為嵌入式媒體播放器設(shè)計了一種可擴展性架構(gòu)，并設(shè)計了播放器界面，實現(xiàn)了一些播放器的功能。另外，在本文還介紹了一種基于嵌入式技術(shù)的多媒體播放器的系統(tǒng)設(shè)計方案。該系統(tǒng)主要是通過在嵌入式芯片上加載操作系統(tǒng)，同時擴充必要的接口，在操作系統(tǒng)的支持下，開發(fā)多媒體播放器。在本文的整個系統(tǒng)設(shè)計過程中，采用了Intel公司的PXA270處理器芯片，外擴展了USB接口，定制并加載了Linux操作系統(tǒng)，在操作系統(tǒng)的支持下，對各個外擴的接口進行了驅(qū)動程序的編寫，同時應(yīng)用QT/Embedded開發(fā)了多媒體播放器的圖形界面并實現(xiàn)了相應(yīng)的功能，最后，圖像既可顯示在LCD顯示屏上也可通過VGA接口顯示在電腦顯示屏上，聲音信號則是通過PXA270處理器的IIS總線傳給CODEC芯片，然后將其轉(zhuǎn)換為模擬信號，進而通過音箱或者耳機等設(shè)備放出。

標簽： ARM-LINUX 嵌入式媒體播放器

上傳時間： 2013-06-19

上傳用戶：stvnash
基于DSPFPGA的H264AVC實時編碼器

H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準，采用了近幾年視頻編碼方面的先進技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標準。本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標，作者負責系統(tǒng)架構(gòu)設(shè)計，軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點的分析，同時考慮到編碼器系統(tǒng)的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊，設(shè)計相應(yīng)的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運動補償精度，提高圖像質(zhì)量和編碼效率，但同時也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計專門的硬件加速引擎。本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個設(shè)計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化，從而使工作頻率最終達到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。

標簽： DSPFPGA H264 264 AVC

上傳時間： 2013-07-24

上傳用戶：sn2080395
基于FPGA的H264視頻編碼器設(shè)計

隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標準在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會和國際標準化組織共同發(fā)展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)DCT變換、變塊尺寸運動補償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實現(xiàn)。本文主要根據(jù)視頻會議應(yīng)用的需要對JM8.6代碼進行優(yōu)化，目標是實現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對部分功能模塊進行電路設(shè)計。在設(shè)計方法上采用自頂向下的設(shè)計方法，首先對H.264編碼器的C代碼和算法進行優(yōu)化，并對優(yōu)化后的結(jié)果進行測試比較，結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應(yīng)用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設(shè)計。采用Verilog HDL實現(xiàn)了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計的正確性。

標簽： FPGA H264 視頻編碼器

上傳時間： 2013-06-11

上傳用戶：kjgkadjg
寬帶鏡頻抑制混頻器應(yīng)用研究

雷達和通信系統(tǒng)中，采用鏡頻抑制混頻器能夠有效抑制鏡像頻率，提高系統(tǒng)的抗干擾能力，同時能夠有效的回收鏡頻能量，提高工作效率。在介紹鏡像干擾原理的基礎(chǔ)上，文中給出了一種鏡頻抑制混頻器的框圖，該結(jié)構(gòu)既能在接收機中作為鏡頻抑制混頻器，還能在發(fā)射機中作為單邊帶調(diào)制器。本文對某型下變頻器進行了干擾分析，與鏡像抑制混頻器進行了對比研究，提出了用鏡像抑制混頻器替代該型下變頻器的可行性。

標簽： 寬帶鏡頻抑制混頻器應(yīng)用研究

上傳時間： 2013-10-30

上傳用戶：四只眼
四相升壓型轉(zhuǎn)換器提供348W功率而無需采用散熱器

在汽車、工業(yè)和電信行業(yè)的設(shè)計師當中，使用高功率升壓型轉(zhuǎn)換器的現(xiàn)像正變得越來越普遍。當需要 300W 或更高的功率時，必須在功率器件中實現(xiàn)高效率 (低功率損耗)，以免除增設(shè)龐大散熱器和采用強迫通風冷卻的需要

標簽： 348W 升壓型轉(zhuǎn)換器功率散熱器

上傳時間： 2014-12-01

上傳用戶：lhc9102
PCA82C250 CAN收發(fā)器應(yīng)用指南

本文檔著重介紹如何使用Philips 半導(dǎo)體的收發(fā)器PCA82C250[1]和PCA82C251[2]實現(xiàn)物理媒體連接子層物理信令子層和數(shù)據(jù)鏈路層之間的連接是通過集成的協(xié)議控制器實現(xiàn)的這些產(chǎn)品有像Philips 的PCx82C200 SJA1000 等而媒體相關(guān)接口負責連接傳輸媒體譬如將總線節(jié)點連接到總線的連接器像Philips 的TJA1050[3]或PCA82C250[4]等收發(fā)器

標簽： C250 PCA 250 82C

上傳時間： 2013-10-19

上傳用戶：31633073
51仿真器(含原理圖,PCB和監(jiān)控程序)

使用注意：注意燒寫的時候不要勾選SC0,SC1這兩項加密項也不要選初學(xué)51單片機或是業(yè)余玩玩單片機開發(fā)，每次總要不斷的調(diào)試程序，如沒有仿真器又不喜歡用軟件仿真，那只有每次把編譯好的程序燒錄到芯片上，然后在應(yīng)用電路或?qū)嶒灠迳嫌^察程序運行的結(jié)果，對于一些小程序這樣的做好也可以很快找到程序上的錯誤，但是程序大了，變量也會變的很多，而直接燒片就很難看到這些變量的值了，在修改程序時還要不斷的燒片實驗，確實很麻煩，這時如果有一臺仿真器就會變得很好方便了。但一臺好的仿真器對于業(yè)余愛好者來說確實有一些貴，在這里介紹這種易于自制的51芯片仿真器雖然有一些地方不夠完善，但還是非常適于初學(xué)51單片機的朋友和經(jīng)濟能力不是很好的業(yè)余愛好者。　　這個仿真器的仿真CPU是使用SST公司的SST89C58或SST89C54（其它相容的芯片也可，這里主要講述SST89C58），對于沒有可以燒寫SST89C58芯片的朋友應(yīng)該選用CA版本的SST89C58芯片，這個CA型號的芯片出廠時已內(nèi)置了BSL1.1E的固件程序。那什么是BSL呢？BSL就是英文BOOT－Strap Loader，意思就是可引導(dǎo)裝載，形象來說就像電腦用DOS起動盤起動后可以裝載應(yīng)用程序并運行。只不過SST89C58是用串口來輸入程序資料的。為了能把編譯好的單片機程序HEX或BIN文件下載到SST89C58芯片上，SST公司還提供了一種叫EasyIAP的軟件,IAP為In-Application Programming，有了這個軟件就可以把SST89C54變?yōu)樵诰€下載的實驗器。

標簽： PCB 仿真器原理圖監(jiān)控程序

上傳時間： 2013-11-18

上傳用戶：gonuiln