耦合、隔直和旁路電容的選擇。。對(duì)電源方面會(huì)有一定的幫助。。
上傳時(shí)間： 2013-06-03
上傳用戶：cc111
（珍藏）51單片機(jī)開發(fā)板原理圖應(yīng)用范例、PCB圖,包含市面上買的開發(fā)板所以功能，還包含器件清單，難得的好資料！
標(biāo)簽： PCB 51單片機(jī) 開發(fā)板原理圖 范例
上傳時(shí)間： 2013-04-24
上傳用戶：lps11188
MOS運(yùn)算放大器-原理、設(shè)計(jì)與應(yīng)用.MOS運(yùn)算放大器-原理、設(shè)計(jì)與應(yīng)用
標(biāo)簽： MOS 運(yùn)算放大器
上傳時(shí)間： 2013-07-03
上傳用戶：lili1990
在Quartus II 9.0環(huán)境下編寫的VHDL代碼，實(shí)現(xiàn)二分頻、三分頻、四分頻功能。
上傳時(shí)間： 2013-04-24
上傳用戶：哈哈hah
單片機(jī)讀寫usb、sd卡技術(shù)參考資料!!! 經(jīng)典奉送賺分來的
標(biāo)簽： usb 單片機(jī) 讀寫 技術(shù)參考
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
高精度電壓表、電流表和電阻表的制作:一、研究目的1．學(xué)習(xí)和掌握萬用表電路設(shè)計(jì)的思路。2．學(xué)習(xí)掌握電壓表、電流表和電阻表測(cè)量中不同量程的構(gòu)成方式。3．學(xué)習(xí)和掌握采用含運(yùn)算放大器的
上傳時(shí)間： 2013-07-22
上傳用戶：secsz2003
39839電感量計(jì)算小巧實(shí)用的綠色軟件，根據(jù)輸入的線圈長(zhǎng)度、線圈直徑、導(dǎo)線直徑、線圈匝數(shù)及工作頻率快速計(jì)算出電感量、自分布電容、空載Q值、自諧振頻率
上傳時(shí)間： 2013-06-03
上傳用戶：夜月十二橋
海思hi3511、hi3512芯片的開發(fā)技術(shù)手冊(cè)，對(duì)音視頻編解碼開發(fā)者很有幫助
上傳時(shí)間： 2013-05-16
上傳用戶：a937518043
新概念51單片機(jī)C語言教程.入門、提高、開發(fā)所付源碼
標(biāo)簽： 51單片機(jī)C語言 教程
上傳時(shí)間： 2013-08-02
上傳用戶：himbly
2000年10月2日，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。
上傳時(shí)間： 2013-05-25
上傳用戶：wcl168881111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
